

HC32L021 系列

32 位 ARM[®] Cortex[®]-M0+ 微控制器

参考手册

Beta1.00
2025 年 1 月

说明事项

版权所有©2025 小华半导体有限公司。保留所有权利

本文件及附件包含的信息有关知识产权权益全部属于小华半导体有限公司（以下简称“XHSC”）；客户对本文件及附件包含的信息只享有内部使用权，未经 XHSC 书面允许，任何单位和个人不得擅自摘抄、复制、改动或以其他任何形式使用本文件的部分或全部内容，并不得以任何形式进行传播。

商标声明

 小华半导体有限公司  小华半导体和其他商标均为 XHSC 的商标。所有其他在 XHSC 产品上显示的产品或服务名称均为其各自所有者的财产。

注意事项

- XHSC 保留随时更改、更正、增强、修改产品和/或本文档的权利，恕不另行通知。用户可在下单前获取最新相关信息。XHSC 产品依据购销基本合同中载明的销售条款和条件进行销售。
- 客户应针对您的应用选择合适的 XHSC 产品，并设计、验证和测试您的应用，以确保您的应用满足相应标准以及任何安全、安保或其它要求。客户应对此独自承担全部责任。
- XHSC 在此确认未以明示或暗示方式授予任何知识产权许可。
- XHSC 产品的转售，若其条款与此处规定不同，XHSC 对此类产品的任何保修承诺无效。
- 本通知中的信息取代并替换先前版本中的信息。

小华半导体有限公司

地址：	上海市浦东新区中科路 1867 号 A 座 4 楼
网址：	https://www.xhsc.com.cn
邮箱：	XHSC_MCU@xhsc.com.cn
电话：	021-38880888-887

前言

位/位域

寄存器包含位（一个位宽）或者位域（多个位宽）的字段，位域通常描述成[y:x]，从 x 位开始到 y 位结束。没有特殊说明的情况下，位域字段使用的是十进制数。
不建议使用没有指定的字段，否则可能导致不可预知后果。

寄存器地址

每个寄存器的地址可以通过系统地址划分的基地址以及寄存器的偏移地址（详见各模块的寄存器总表）获得。

寄存器属性

寄存器说明中使用以下缩写词：

缩写词	说明
RW	读写，可以读写该位。
RO	只读，只能读取该位。
WO	只写，只能写入该位。
RWA	读写，可以读写该位。 仅解锁或者安全模式下可写。
RWC	读写，可以读写该位。 写入任意值将该位清零。
RC	只读，只能读取该位。 读取后该位自动清零。
RS	只读，只能读取该位。 读取后该位自动置位。

数据格式

- 0x 前缀表示十六进制数据
- 0b 前缀表示二进制数据
- 数字没有前缀表示十进制数据

Reserved (Res.)

标记为 Reserved 的寄存器和位/位域是为了将来使用预留，必须保持复位值（寄存器另有说明的场景除外）。Reserved 位的读取值在不同设备或者特性中可能不同。

复位值 (Reset)

复位值表示寄存器重置之后的值。寄存器在使用前需要进行初始化重置，否则可能导致不可预知后果。

外设可用性说明

HC32L021 系列 32 位 ARM® Cortex®-M0+ 微控制器所支持的外设以及其数目，请参见相应的《数据手册》。

安全声明

由于使用某个功能或者协议，可能会存在潜在的安全问题，需要进行声明，提醒用户慎用，规避安全风险。

修订记录

文档版本	发布日期	修改说明
Beta1.00	2025/01/06	第一次发布。

Preliminary

目录

前言.....	iii
修订记录.....	iv
1 产品简介.....	1
2 存储与架构.....	2
2.1 概述.....	2
2.2 系统地址划分.....	3
2.3 存储器和模块地址分配.....	4
3 工作模式.....	5
3.1 概述.....	5
3.2 工作模式切换.....	5
3.3 运行模式 (Active Mode)	5
3.4 休眠模式 (Sleep Mode)	6
3.5 深度休眠模式 (Deep Sleep Mode)	6
3.6 功能/模块工作状态.....	7
3.7 寄存器.....	9
3.7.1 系统控制寄存器 (SCB_SCR) (Cortex-M0+ 内核系统控制寄存器)	9
4 系统控制器 (SYSCTRL)	10
4.1 系统时钟介绍.....	10
4.1.1 时钟架构图.....	10
4.1.2 时钟类型.....	11
4.1.3 时钟启动过程.....	11
4.2 系统时钟切换.....	12
4.2.1 系统时钟切换简介.....	12
4.2.2 切换流程.....	12
4.2.3 切换示例.....	13
4.2.4 时钟切换示意图.....	14
4.3 时钟校准模块.....	14
4.4 中断唤醒控制.....	14
4.4.1 从深度休眠模式唤醒后执行中断服务.....	14
4.4.2 从深度休眠模式唤醒后不执行中断服务.....	15
4.4.3 使用退出休眠特性.....	15
4.5 复位控制.....	16
4.5.1 复位控制器概述.....	16
4.5.2 复位功能.....	16
4.6 寄存器.....	18
4.6.1 寄存器总表.....	18
4.6.2 系统控制寄存器 0 (SYSCTRL0)	19
4.6.3 系统控制寄存器 1 (SYSCTRL1)	20
4.6.4 系统控制寄存器 2 (SYSCTRL2)	21
4.6.5 RC48M 控制寄存器 (RC48M_CR)	22
4.6.6 RCL 控制寄存器 (RCL_CR)	23
4.6.7 XTL 控制寄存器 (XTL_CR)	24
4.6.8 外围模块时钟控制寄存器 0 (PERI_CLKEN0)	25
4.6.9 外围模块时钟控制寄存器 1 (PERI_CLKEN1)	27
4.6.10 复位标识寄存器 (RESET_FLAG)	28
4.6.11 外围模块复位控制寄存器 0 (PERI_RESET0)	30
4.6.12 外围模块复位控制寄存器 1 (PERI_RESET1)	31
4.6.13 外设调试功能有效性配置寄存器 (DEBUG_ACTIVE)	32

5 中断控制器 (NVIC)	33
5.1 简介	33
5.2 功能说明	33
5.2.1 中断优先级	33
5.2.2 中断向量表	34
5.2.3 中断输入和挂起行为	34
5.2.4 中断等待	36
5.2.5 中断源	36
5.2.6 中断结构图	37
5.3 操作示例	39
5.3.1 外部中断使能	39
5.3.2 NVIC 中断使能和清除使能	39
5.3.3 NVIC 中断挂起和清除挂起	39
5.3.4 NVIC 中断优先级	39
5.3.5 NVIC 中断屏蔽	39
5.4 寄存器	40
5.4.1 寄存器总表	40
5.4.2 中断使能设置寄存器 (NVIC_ISER)	41
5.4.3 中断使能清除寄存器 (NVIC_ICER)	41
5.4.4 中断挂起状态设置寄存器 (NVIC_ISPR)	42
5.4.5 中断挂起状态清除寄存器 (NVIC_ICPR)	42
5.4.6 中断优先级寄存器 (NVIC_IPR0)	43
5.4.7 中断优先级寄存器 (NVIC_IPR1)	43
5.4.8 中断优先级寄存器 (NVIC_IPR2)	44
5.4.9 中断优先级寄存器 (NVIC_IPR3)	44
5.4.10 中断优先级寄存器 (NVIC_IPR4)	45
5.4.11 中断优先级寄存器 (NVIC_IPR5)	45
5.4.12 中断优先级寄存器 (NVIC_IPR6)	46
5.4.13 中断优先级寄存器 (NVIC_IPR7)	46
5.4.14 中断屏蔽特殊寄存器 (PRIMASK)	47
6 端口控制器 (GPIO)	48
6.1 简介	48
6.2 主要特性	48
6.3 功能说明	49
6.3.1 端口配置功能	49
6.3.2 端口的写入	50
6.3.3 端口的读取	50
6.3.4 端口数字复用功能	52
6.3.5 端口中断功能	53
6.3.6 端口输入滤波功能	53
6.3.7 端口复位状态	53
6.3.8 HSI2C 通信电平选择功能	53
6.4 操作示例	54
6.4.1 端口复用配置为模拟端口操作流程	54
6.4.2 端口复用配置为数字通用端口操作流程	54
6.4.3 端口复用配置为数字功能端口操作流程	54
6.4.4 端口复用配置为调试测试端口操作流程	54
6.4.5 端口复用配置为红外输出信号操作流程	54
6.4.6 端口高电平中断操作流程	54
6.4.7 端口低电平中断操作流程	55
6.4.8 端口上升沿中断操作流程	55
6.4.9 端口下降沿中断操作流程	55

6.4.10	端口上拉使能配置操作流程.....	55
6.4.11	端口开漏输出配置操作流程.....	55
6.4.12	端口位置位操作流程.....	55
6.4.13	端口位清零操作流程.....	55
6.4.14	端口位置位清零操作流程.....	56
6.4.15	端口输入滤波操作流程.....	56
6.5	寄存器.....	57
6.5.1	寄存器总表.....	57
6.5.2	端口通用寄存器.....	59
6.5.3	端口辅助寄存器.....	67
6.5.4	端口功能选择寄存器.....	72
7	高速集成电路总线 (HSI2C)	73
7.1	简介.....	73
7.2	主要特性.....	73
7.3	功能说明.....	74
7.3.1	系统框图.....	74
7.3.2	协议描述.....	74
7.3.3	主机模式.....	75
7.3.4	从机模式.....	79
7.4	寄存器.....	81
7.4.1	寄存器总表.....	81
7.4.2	主机控制寄存器 (I2C_MCR)	82
7.4.3	主机状态寄存器 (I2C_MSR)	83
7.4.4	主机中断使能寄存器 (I2C_MIER)	85
7.4.5	主机状态清除寄存器 (I2C_MSCR)	86
7.4.6	主机配置 0 寄存器 (I2C_MCFGR0)	87
7.4.7	主机配置 1 寄存器 (I2C_MCFGR1)	88
7.4.8	主机配置 2 寄存器 (I2C_MCFGR2)	90
7.4.9	主机配置 3 寄存器 (I2C_MCFGR3)	91
7.4.10	主机时钟配置 0 寄存器 (I2C_MCCR0)	92
7.4.11	主机时钟配置 1 寄存器 (I2C_MCCR1)	93
7.4.12	主机发送数据寄存器 (I2C_MTDR)	94
7.4.13	主机接收数据寄存器 (I2C_MRDR)	95
7.4.14	主机数据配置寄存器 (I2C_MDMR)	95
7.4.15	从机控制 0 寄存器 (I2C_SCR0)	96
7.4.16	从机状态寄存器 (I2C_SSR)	97
7.4.17	从机中断使能寄存器 (I2C_SIER)	100
7.4.18	从机状态清除寄存器 (I2C_SSCR)	101
7.4.19	从机控制 1 寄存器 (I2C_SCR1)	102
7.4.20	从机控制 2 寄存器 (I2C_SCR2)	104
7.4.21	从机发送 ACK 寄存器 (I2C_STAR)	105
7.4.22	从机发送数据寄存器 (I2C_STDR)	106
7.4.23	从机接收数据寄存器 (I2C_SRDR)	107
7.4.24	从机地址寄存器 (I2C_SADDR)	108
7.4.25	从机地址状态寄存器 (I2C_SASR)	109
8	串行外设接口 (SPI)	110
8.1	简介.....	110
8.2	主要特性.....	110
8.3	功能说明.....	110
8.3.1	功能框图.....	110
8.3.2	通信格式和时序.....	110

8.3.3	从机选择管脚配置.....	111
8.3.4	全双工通信.....	112
8.3.5	单线半双工通信.....	113
8.3.6	单工通信.....	113
8.3.7	多机通信.....	114
8.3.8	主机模式延后采样.....	115
8.3.9	状态标志和错误标志.....	115
8.3.10	中断的产生和清除.....	118
8.4	操作示例.....	118
8.4.1	主机全双工收发数据示例.....	118
8.4.2	从机全双工收发数据示例.....	119
8.4.3	单线半双工发送接收数据示例.....	119
8.5	寄存器.....	121
8.5.1	寄存器总表.....	121
8.5.2	SPI 控制寄存器 0 (SPI_CR0)	122
8.5.3	SPI 控制寄存器 1 (SPI_CR1)	123
8.5.4	SPI 单线半双工输出使能寄存器 (SPI_HDOE)	124
8.5.5	SPI 内部从机选择寄存器 (SPI_SSI)	124
8.5.6	SPI 状态寄存器 (SPI_SR)	125
8.5.7	SPI 中断清除寄存器 (SPI_ICR)	126
8.5.8	SPI 数据寄存器 (SPI_DR)	126
9	时钟校准模块 (CTRIM)	127
9.1	简介.....	127
9.2	主要特性.....	127
9.3	功能说明.....	127
9.3.1	RC48M 时钟校准模式.....	127
9.3.2	RCL 时钟校准模式.....	128
9.3.3	低功耗定时器模式.....	128
9.4	操作示例.....	130
9.4.1	RC48M 时钟自动校准示例.....	130
9.4.2	RCL 时钟自动校准示例.....	130
9.5	寄存器.....	131
9.5.1	寄存器总表.....	131
9.5.2	自动装载寄存器 (CTRIM_ARR)	132
9.5.3	误差计数器寄存器 (CTRIM_CNT)	132
9.5.4	控制寄存器 0 (CTRIM_CR0)	133
9.5.5	控制寄存器 1 (CTRIM_CR1)	134
9.5.6	中断使能寄存器 (CTRIM_IER)	135
9.5.7	中断和状态寄存器 (CTRIM_ISR)	136
9.5.8	中断状态清除寄存器 (CTRIM_ICR)	137
9.5.9	误差结果寄存器 (CTRIM_FCAP)	137
9.5.10	TRIM 结果寄存器 (CTRIM_TVAL)	138
9.5.11	误差上限寄存器 (CTRIM_FLIM)	138
10	FLASH 控制器 (FLASH)	139
10.1	简介.....	139
10.2	功能说明.....	139
10.2.1	容量划分.....	139
10.2.2	读等待周期.....	139
10.2.3	FLASH 安全保护.....	139
10.3	操作示例.....	140
10.3.1	页擦除 (Sector Erase)	140

10.3.2	全片擦除 (Chip Erase)	141
10.3.3	写操作 (Program)	141
10.3.4	连续写操作 (Cont-Program)	142
10.3.5	读操作 (Read)	144
10.4	寄存器	145
10.4.1	寄存器总表	145
10.4.2	CR 寄存器 (FLASH_CR)	146
10.4.3	IFR 寄存器 (FLASH_IFR)	147
10.4.4	ICLR 寄存器 (FLASH_ICLR)	147
10.4.5	BYPASS 寄存器 (FLASH_BYPASS)	148
10.4.6	SLOCK0 寄存器 (FLASH_SLOCK0)	148
10.4.7	保护状态寄存器 (FLASH_LOCK_ST)	149
11	RAM 控制器 (RAM)	150
11.1	简介	150
11.2	功能说明	150
11.2.1	RAM 地址范围	150
11.2.2	读写位宽	150
12	复合定时器 (CTIM)	151
12.1	简介	151
12.2	主要特性	152
12.2.1	BTIM 主要特性	152
12.2.2	GTIM 主要特性	152
12.3	功能说明	153
12.3.1	BTIM 功能描述	153
12.3.2	GTIM 功能描述	158
12.4	寄存器	164
12.4.1	寄存器总表	164
12.4.2	BTIM 寄存器	166
12.4.3	GTIM 寄存器	172
13	高级定时器 (ATIM)	181
13.1	简介	181
13.2	主要特性	181
13.3	功能说明	182
13.3.1	定时器时钟	182
13.3.2	定时计数器	182
13.3.3	定时器预分频	182
13.3.4	模式 0 计数定时器功能	183
13.3.5	模式 1 脉宽测量 PWC	185
13.3.6	模式 2/3 比较捕获模式	188
13.3.7	模式 2/3 从模式	203
13.3.8	正交编码计数功能	205
13.3.9	Timer 触发 ADC	206
13.3.10	刹车控制	207
13.3.11	中断	207
13.3.12	Timer 互联	208
13.3.13	输入互联	208
13.4	操作示例	208
13.4.1	模式 0 计数定时器功能设置示例	208
13.4.2	模式 1 脉宽测量 PWC 设置示例	208
13.4.3	模式 2/3 比较捕获模式设置示例	209
13.4.4	互补 PWM 输出时 B 比较作为 ADC 触发功能	210

13.5 寄存器.....	211
13.5.1 寄存器总表.....	211
13.5.2 模式 0 计数定时器寄存器.....	213
13.5.3 模式 1 脉宽测量 PWC 寄存器.....	216
13.5.4 模式 2/3 比较捕获模式寄存器.....	223
14 实时时钟 (RTC)	243
14.1 简介.....	243
14.2 主要特性.....	243
14.3 功能说明.....	244
14.3.1 功能框图.....	244
14.3.2 上电设定.....	245
14.3.3 时钟误差补偿.....	245
14.3.4 时间戳功能.....	246
14.3.5 唤醒定时器.....	246
14.3.6 RTC 中断.....	246
14.4 操作示例.....	247
14.4.1 RTC 计数开始设置.....	247
14.4.2 读出计数寄存器.....	247
14.4.3 写入计数寄存器.....	248
14.4.4 闹钟设定.....	248
14.4.5 1Hz 输出.....	248
14.5 寄存器.....	250
14.5.1 寄存器总表.....	250
14.5.2 控制寄存器 0 (RTC_CR0)	251
14.5.3 控制寄存器 1 (RTC_CR1)	252
14.5.4 秒计数寄存器 (RTC_SEC)	253
14.5.5 分计数寄存器 (RTC_MIN)	253
14.5.6 时计数寄存器 (RTC_HOUR)	254
14.5.7 日计数寄存器 (RTC_DAY)	255
14.5.8 周计数寄存器 (RTC_WEEK)	256
14.5.9 月计数寄存器 (RTC_MON)	256
14.5.10 年计数寄存器 (RTC_YEAR)	257
14.5.11 时钟误差补偿寄存器 (RTC_COMPEN)	258
14.5.12 高速补偿精度参数寄存器 (RTC_HCOMP)	260
14.5.13 控制寄存器 2 (RTC_CR2)	261
14.5.14 闹钟 A 寄存器 (RTC_ALMA)	262
14.5.15 闹钟 B 寄存器 (RTC_ALMB)	263
14.5.16 时间戳时间寄存器 (RTC_TSTR)	264
14.5.17 时间戳日期寄存器 (RTC_TSDR)	264
14.5.18 唤醒定时器寄存器 (RTC_WUTR)	265
14.5.19 中断使能寄存器 (RTC_IER)	265
14.5.20 中断标志寄存器 (RTC_IFR)	266
14.5.21 中断清除寄存器 (RTC_ICR)	267
14.5.22 保护寄存器 (RTC_WPR)	267
15 独立看门狗 (IWDG)	268
15.1 简介.....	268
15.2 主要特性.....	268
15.3 功能说明.....	268
15.3.1 功能框图.....	268
15.3.2 窗口看门狗模式.....	268
15.3.3 独立看门狗模式.....	268

15.3.4	看门狗溢出处理.....	269
15.3.5	看门狗暂停.....	269
15.3.6	看门狗停止及再次运行.....	269
15.3.7	寄存器写保护.....	269
15.4	操作示例.....	269
15.4.1	配置 IWDG 为窗口看门狗.....	269
15.4.2	配置 IWDG 为独立看门狗.....	269
15.4.3	看门狗超时时间（10kHz 的独立时钟）.....	270
15.5	寄存器.....	271
15.5.1	寄存器总表.....	271
15.5.2	键值寄存器（IWDG_KR）.....	272
15.5.3	控制寄存器（IWDG_CR）.....	273
15.5.4	重载寄存器（IWDG_ARR）.....	274
15.5.5	状态寄存器（IWDG_SR）.....	275
15.5.6	窗口寄存器（IWDG_WINR）.....	276
16	低功耗同步异步收发器（LPUART）.....	277
16.1	简介.....	277
16.2	主要特性.....	277
16.3	功能说明.....	278
16.3.1	功能框图.....	278
16.3.2	时钟说明.....	278
16.3.3	工作模式.....	278
16.3.4	波特率生成.....	282
16.3.5	帧错误检测.....	285
16.3.6	多机通讯.....	285
16.3.7	硬件流控.....	285
16.3.8	收发端缓存.....	286
16.4	操作示例.....	288
16.4.1	发送数据示例.....	288
16.4.2	接收数据示例.....	288
16.5	寄存器.....	289
16.5.1	寄存器总表.....	289
16.5.2	数据寄存器（LPUART_SBUF）.....	290
16.5.3	控制寄存器（LPUART_SCON）.....	291
16.5.4	地址寄存器（LPUART_SADDR）.....	293
16.5.5	地址掩码寄存器（LPUART_SADEN）.....	293
16.5.6	标志位寄存器（LPUART_ISR）.....	294
16.5.7	标志位清除寄存器（LPUART_ICR）.....	295
16.5.8	波特率寄存器（LPUART_SCNT）.....	295
16.5.9	波特率产生寄存器（LPUART_BSEL）.....	296
16.5.10	9600/4800 波特率调制器寄存器（LPUART_MODU）.....	297
17	真随机数发生器（TRNG）.....	299
17.1	简介.....	299
17.2	功能说明.....	299
17.2.1	真随机数产生原理.....	299
17.3	操作示例.....	299
17.3.1	生成 64bits 真随机数的操作流程（上电第一次）.....	299
17.3.2	生成 64bits 真随机数的操作流程（非上电第一次生成）.....	300
17.4	寄存器.....	301
17.4.1	寄存器总表.....	301
17.4.2	控制寄存器（TRNG_CR）.....	302

17.4.3	模式寄存器 (TRNG_MODE)	303
17.4.4	数据寄存器 0 (TRNG_DATA0)	304
17.4.5	数据寄存器 1 (TRNG_DATA1)	304
18	模数转换器 (ADC)	305
18.1	简介	305
18.2	主要特性	305
18.3	功能说明	305
18.3.1	ADC 框图	305
18.3.2	转换时序及转换速度	305
18.3.3	扫描转换模式	306
18.3.4	外部触发转换模式	306
18.3.5	ADC 中断	307
18.4	操作示例	307
18.4.1	通过 ADC_SQRSTART.START 位启动 ADC SQR 扫描转换操作流程	307
18.4.2	通过外部触发启动 ADC SQR 扫描转换操作流程	307
18.5	寄存器	309
18.5.1	寄存器总表	309
18.5.2	ADC 基本配置寄存器 0 (ADC_CR0)	310
18.5.3	ADC SQR 扫描转换通道配置寄存器 0 (ADC_SQR0)	312
18.5.4	ADC SQR 扫描转换通道配置寄存器 1 (ADC_SQR1)	313
18.5.5	ADC SQR 扫描转换通道 x 转换结果 (ADC_SQRRESULTx) (x = 0~3)	314
18.5.6	ADC 中断标志寄存器 (ADC_IFR)	315
18.5.7	ADC 中断清除寄存器 (ADC_ICR)	316
18.5.8	ADC SQR 扫描转换外部中断触发源配置寄存器 (ADC_EXTTRIGGER)	317
18.5.9	ADC SQR 扫描转换启动控制寄存器 (ADC_SQRSTART)	318
19	模拟电压比较器 (VC)	319
19.1	简介	319
19.2	主要特性	319
19.3	功能说明	319
19.3.1	功能框图	319
19.3.2	建立/响应时间	319
19.3.3	数字滤波	320
19.3.4	迟滞功能	320
19.3.5	比较结果极性配置	321
19.3.6	窗口比较功能	321
19.3.7	空白窗口	321
19.4	寄存器	322
19.4.1	寄存器总表	322
19.4.2	控制寄存器 0 (VCx_CR0) (x=0~1)	323
19.4.3	控制寄存器 1 (VCx_CR1) (x=0~1)	324
19.4.4	控制寄存器 2 (VCx_CR2) (x=0~1)	326
19.4.5	状态寄存器 (VCx_SR) (x=0~1)	327
20	低电压检测器 (LVD)	328
20.1	简介	328
20.2	主要特性	328
20.3	功能说明	328
20.3.1	LVD 框图	328
20.3.2	数字滤波	328
20.3.3	迟滞功能	329
20.4	操作示例	330
20.4.1	LVD 配置为低电压复位	330

20.4.2	LVD 配置为电压变化中断.....	330
20.5	寄存器.....	331
20.5.1	寄存器总表.....	331
20.5.2	LVD 配置寄存器 (LVD_CR)	332
20.5.3	LVD 中断寄存器 (LVD_SR)	334
21	SWD 调试接口.....	335
21.1	简介.....	335
21.2	功能说明.....	335
21.2.1	SWD 调试附加功能.....	335
21.2.2	ARM [®] 参考文档.....	336
21.2.3	调试端口引脚.....	336
21.2.4	SWD 端口.....	337
21.2.5	内核调试.....	340
21.2.6	BPU (断点单元)	340
21.2.7	DWT (数据观察点)	340
21.2.8	MCU 调试组件 (DBG)	341
22	器件电子签名.....	342
22.1	简介.....	342
22.2	功能说明.....	342
22.2.1	产品唯一身份标识 (UID)	342
22.3	寄存器.....	343
22.3.1	产品唯一身份标识 (UID) 寄存器 (80 位)	343
22.3.2	产品型号寄存器.....	343
22.3.3	FLASH 容量寄存器.....	344
22.3.4	RAM 容量寄存器.....	344
22.3.5	管脚数量/Flash 扇区 Size 配置寄存器.....	345
23	SysTick 定时器.....	346
23.1	简介.....	346
23.2	操作示例.....	346
23.2.1	设置 SysTick.....	346
23.3	寄存器.....	347
23.3.1	寄存器总表.....	347
23.3.2	SysTick 控制和状态寄存器 (CTRL)	348
23.3.3	SysTick 重载寄存器 (LOAD)	348
23.3.4	SysTick 当前值寄存器 (VAL)	349
23.3.5	SysTick 校准值寄存器 (CALIB)	349
A	术语表.....	350

图目录

图 2-1 系统架构示意图.....	2
图 3-1 工作模式状态转换图.....	5
图 4-1 时钟架构图.....	10
图 4-2 晶振时钟启动示意图.....	12
图 4-3 时钟切换示意图.....	14
图 4-4 复位来源示意图.....	16
图 5-1 中断向量表.....	34
图 5-2 中断激活和挂起状态.....	35
图 5-3 中断挂起状态被清除然后被重新确认.....	35
图 5-4 中断退出时若中断请求保持高电平就会引起中断处理的再次执行.....	35
图 5-5 中断处理中产生的中断挂起也可以被确认.....	36
图 5-6 中断结构图.....	38
图 6-1 端口电路图.....	49
图 6-2 AHB 总线端口随系统时钟的变化.....	50
图 6-3 读取端口引脚数据同步图.....	51
图 6-4 GPIO 端口输入滤波功能时序图.....	53
图 7-1 I2C 系统框图.....	74
图 7-2 I2C 总线的时序图.....	75
图 7-3 I2C 总线时序参数图.....	76
图 8-1 SPI 框图.....	110
图 8-2 SPI 通信格式时序图.....	111
图 8-3 从机选择 NSS 管脚配置.....	112
图 8-4 SPI 全双工通信.....	112
图 8-5 SPI 单线半双工通信.....	113
图 8-6 SPI 单工发送通信示意.....	113
图 8-7 SPI 单工接收通信示意.....	114
图 8-8 SPI 多机系统.....	114
图 8-9 SPI 主机模式一般标志位说明图.....	117
图 8-10 SPI 从机模式一般标志位说明图.....	117
图 9-1 RC48M 时钟校准时工作框图.....	127
图 9-2 RCL 时钟校准时工作框图.....	128
图 9-3 通用低功耗定时器场景工作框图.....	129
图 12-1 BTIM 框图.....	153
图 12-2 BTIM 滤波单元示意图.....	153
图 12-3 BTIM 计数器波形.....	154
图 12-4 BTIM 定时模式框图.....	154
图 12-5 BTIM 计数器模式框图.....	155
图 12-6 BTIM 触发启动器模式框图.....	155
图 12-7 BTIM 触发启动模式计数示意图.....	156
图 12-8 BTIM 门控模式框图.....	156
图 12-9 BTIM 门控模式计数示意图.....	156
图 12-10 BTIM 定时器级联示意图.....	157
图 12-11 GTIM 框图.....	158
图 12-12 GTIM 滤波单元示意图.....	158
图 12-13 GTIM 计数器波形.....	159
图 12-14 GTIM 定时模式框图.....	159
图 12-15 GTIM 计数器模式框图.....	160
图 12-16 GTIM 触发启动器模式框图.....	160
图 12-17 GTIM 触发启动模式计数示意图.....	161
图 12-18 GTIM 门控模式框图.....	161

图 12-19 GTIM 门控模式计数示意图.....	161
图 12-20 GTIM 捕获功能示意图.....	162
图 12-21 GTIM 比较功能示意图.....	163
图 13-1 ATIM3 框图.....	182
图 13-2 模式 0 计数定时器自由计数框图.....	183
图 13-3 模式 0 计数定时器重载计数框图.....	183
图 13-4 模式 0 计数定时器 16 位重载计数波形.....	184
图 13-5 模式 0 计数定时器 32 位自由计数波形.....	184
图 13-6 模式 0 计数定时器自由计数时序图.....	184
图 13-7 模式 0 计数定时器重载计数时序图（预分频设置为 2）.....	185
图 13-8 模式 1 脉宽测量 PWC 功能框图.....	185
图 13-9 模式 1 脉宽测量 PWC 高电平脉冲宽度测量.....	186
图 13-10 模式 1 脉宽测量 PWC 下降沿到下降沿周期测量.....	187
图 13-11 模式 1 脉宽测量 PWC 上升沿到上升沿周期测量.....	187
图 13-12 模式 1 脉宽测量 PWC 上升沿到上升沿周期测量单次模式.....	187
图 13-13 模式 2/3 比较捕获模式计数器框图.....	188
图 13-14 模式 2 比较捕获模式无预分频的向上计数.....	189
图 13-15 模式 2 比较捕获模式带预分频的向上计数.....	189
图 13-16 模式 2 比较捕获模式无预分频的向下计数.....	189
图 13-17 模式 2 比较捕获模式带预分频的向下计数.....	189
图 13-18 模式 2 边沿对齐计数器波形(M23CR.DIR=0).....	190
图 13-19 模式 2 边沿对齐计数器波形(M23CR.DIR=1).....	190
图 13-20 模式 3 比较捕获模式带预分频的上下计数.....	190
图 13-21 模式 3 中心对齐计数器波形.....	190
图 13-22 重复计数器产生更新时序 (RCR.OV=0, RCR.UND=0).....	191
图 13-23 上溢屏蔽时候重复计数器产生更新时序 (RCR.OV=1, RCR.UND=0).....	191
图 13-24 下溢屏蔽时候重复计数器产生更新时序 (RCR.OV=0, RCR.UND=1).....	192
图 13-25 模式 3 三角波模式缓存使能.....	192
图 13-26 模式 3 三角波模式缓存无效.....	192
图 13-27 模式 2 锯齿波模式上计数缓存使能.....	193
图 13-28 模式 2 锯齿波模式上计数缓存无效.....	193
图 13-29 模式 2 锯齿波模式下计数缓存使能.....	193
图 13-30 模式 2 锯齿波模式下计数缓存无效.....	194
图 13-31 模式 2 锯齿波模式下计数比较缓存使能.....	194
图 13-32 OCREF 输出框图.....	195
图 13-33 锯齿波计数单点比较 OCREF 输出波形 (OCMyx=0b111).....	196
图 13-34 三角波计数单点比较 OCREF 输出波形 (OCMyx=0b111).....	196
图 13-35 锯齿波计数双点比较 OCREF 输出 (OCMyx=0b111).....	196
图 13-36 三角波计数双点比较 OCREF 输出 (OCMyx=0b111).....	196
图 13-37 独立 PWM 输出框图.....	197
图 13-38 CCPy=0 时 PWM 输出波形.....	197
图 13-39 CCPy=1 时 PWM 输出波形.....	197
图 13-40 互补 PWM 输出框图.....	198
图 13-41 互补 PWM 输出波形图.....	198
图 13-42 互补 PWM 输出波形图（有死区）.....	199
图 13-43 死区时间.....	199
图 13-44 三角波模式单脉冲计数.....	200
图 13-45 锯齿波上计数单脉冲模式.....	200
图 13-46 锯齿波下计数单脉冲模式.....	200
图 13-47 比较中断示意图.....	201
图 13-48 捕获功能框图.....	202
图 13-49 捕获时序图.....	202

图 13-50 ATIM3 CH0A 捕获输入端口选择.....	202
图 13-51 CH0B 捕获输入端口选择.....	203
图 13-52 模式 2/3 从模式示意图.....	203
图 13-53 模式 2/3 从模式门控功能.....	204
图 13-54 模式 2/3 从模式触发和复位功能.....	205
图 13-56 正交编码计数模式 3 计数示意图.....	206
图 13-57 Timer 触发 ADC.....	207
图 14-1 RTC 框图.....	244
图 15-1 IWDG 功能框图.....	268
图 16-1 LPUART 功能框图.....	278
图 16-2 Mode0 发送数据.....	280
图 16-3 Mode0 接收数据.....	280
图 16-4 Mode1 发送数据.....	280
图 16-5 Mode1 接收数据.....	281
图 16-6 Mode2/Mode3 发送数据.....	281
图 16-7 Mode2/Mode3 接收数据.....	281
图 16-8 LPUART 硬件流控.....	286
图 16-9 RTS 硬件流控信号.....	286
图 16-10 CTS 硬件流控信号.....	286
图 16-11 接收缓存.....	287
图 16-12 发送缓存.....	287
图 17-1 真随机数发生器功能框图.....	299
图 18-1 ADC 示意框图.....	305
图 18-2 ADC 转换时序图.....	306
图 18-3 ADC SQR 扫描转换过程示例.....	306
图 19-1 VC 功能框图.....	319
图 19-2 VC 滤波响应时间.....	320
图 19-3 VC 迟滞功能.....	321
图 19-4 VC 空白窗口.....	321
图 20-1 LVD 框图.....	328
图 20-2 LVD 滤波输出.....	329
图 20-3 LVD 迟滞响应.....	329
图 21-1 调试支持框图.....	335

表目录

表 2-1 地址划分表.....	4
表 3-1 不同工作模式下系统可响应的复位类型.....	5
表 3-2 各模式下功能/模块工作状态表.....	7
表 4-2 系统控制器 (SYSCTRL) 寄存器偏移地址.....	18
表 5-1 Cortex-M0+ 处理器中断一览表.....	33
表 5-4 中断控制器 (NVIC) 寄存器偏移地址.....	40
表 6-1 端口状态真值表.....	50
表 6-2 端口复用表.....	52
表 6-3 端口控制器 (GPIO) 寄存器偏移地址.....	57
表 7-1 主机时序参数.....	76
表 7-2 同步延迟.....	77
表 7-3 I2C 时序参数限制.....	77
表 7-4 I2C 示例时序配置.....	77
表 7-7 高速集成电路总线 (HSI2C) 寄存器偏移地址.....	81
表 8-1 SPI 中断.....	118
表 8-2 串行外设接口 (SPI) 寄存器偏移地址.....	121
表 9-1 时钟校准模块 (CTRM) 寄存器偏移地址.....	131
表 10-1 FLASH 容量划分表.....	139
表 10-3 FLASH 控制器 (FLASH) 寄存器偏移地址.....	145
表 11-1 RAM 地址映射.....	150
表 12-1 管脚功能与定时器功能对照表.....	151
表 12-2 BTIM 定时器中断.....	157
表 12-3 GTIM TRS 触发源列表.....	163
表 12-4 BTIM 寄存器偏移地址.....	164
表 12-5 GTIM 寄存器偏移地址.....	164
表 13-7 CH0A 捕获输入信号.....	202
表 13-12 ATIM3 中断列表.....	207
表 13-13 定时器互联信号列表.....	208
表 13-14 模式 0 定时器寄存器偏移地址.....	211
表 13-15 模式 1 脉宽测量 PWC 寄存器偏移地址.....	211
表 13-16 模式 2/3 比较捕获模式寄存器偏移地址.....	211
表 14-1 RTC 的基本特性.....	243
表 14-2 实时时钟 (RTC) 寄存器偏移地址.....	250
表 15-1 IWDG 超时时间 (10kHz 的独立时钟)	270
表 15-2 独立看门狗 (IWDG) 寄存器偏移地址.....	271
表 16-1 LPUART Mode0/1/2/3 数据结构.....	279
表 16-2 B8 数据含义.....	279
表 16-3 SCLK=4MHz 波特率计算表.....	282
表 16-4 SCLK=8MHz 波特率计算表.....	283
表 16-5 SCLK=16MHz 波特率计算表.....	283
表 16-6 SCLK=24MHz 波特率计算表.....	283
表 16-7 SCLK=32MHz 波特率计算表.....	284
表 16-8 SCLK=48MHz 波特率计算表.....	284
表 16-9 低功耗同步异步收发器 (LPUART) 寄存器偏移地址.....	289
表 17-1 真随机数发生器 (TRNG) 寄存器偏移地址.....	301
表 18-2 ADC 中断.....	307
表 18-3 模数转换器 (ADC) 寄存器偏移地址.....	309
表 19-1 模拟电压比较器 (VC) 寄存器偏移地址.....	322
表 20-1 低电压检测器 (LVD) 寄存器偏移地址.....	331
表 21-3 主机发送的数据包请求.....	337

表 21-4 目标发送的确认响应.....	337
表 21-5 主机或目标发送的数据传输.....	338
表 23-2 SysTick 定时器寄存器偏移地址.....	347

Preliminary

1 产品简介

HC32L021 系列是一款基础型超低功耗的 32 位 MCU，具有宽电压工作范围。芯片集成 12 位 1Msps 采样速率的 SARADC、高性能 PWM 定时器、LPUART、SPI、I2C 等丰富的外设，具有超低功耗、高可靠性、高集成度的特点。该系列产品采用 ARM 的 Cortex-M0+ 内核，主频最大到 48MHz，可配合成熟的 Keil、IAR、Eclipse 等主流开发调试软件，支持使用 C 语言及汇编语言开发。

典型应用

- 电机控制、电池管理
- 智能家居、医疗设备
- 安防报警、智能交通
- 传感器模块、无线模块、货架标签

关于本手册

本手册主要介绍芯片的功能、操作事项和使用方法。关于芯片的规格，请参阅对应的《数据手册》。

2 存储与架构

2.1 概述

系统由以下部分组成：

- 1 个 AHB 总线 Master：
 - ▶ Cortex-M0+
- 多个 AHB 总线 Slaves：
 - ▶ FLASH 存储器
 - ▶ SRAM 存储器
 - ▶ AHB0, AHB to APB Bridge 包含所有 APB 接口外设
 - ▶ AHB1, 包含所有 AHB 接口外设

整个系统总线结构采用多层次 AHB-lite 总线互连实现。





图 2-1 系统架构示意图

2.2 系统地址划分

系统的地址区域划分：



2.3 存储器和模块地址分配

表 2-1 地址划分表

类别	Boundary Address	Size	Memory Area
存储器	0x00000000 - 0x0000FFFF	64KByte	FLASH
	0x20000000 - 0x200017FF	6KByte	SRAM
APB0 外设	0x40000000 - 0x400003FF	1KByte	LPUART0
	0x40000800 - 0x40000BFF	1KByte	SPI0
	0x40001000 - 0x400013FF	1KByte	IWDT
	0x40001400 - 0x400017FF	1KByte	RTC
	0x40001800 - 0x40001BFF	1KByte	CTIM0
	0x40001C00 - 0x40001FFF	1KByte	CTIM1
	0x40002400 - 0x400027FF	1KByte	ADC
	0x40002800 - 0x40002BFF	1KByte	VC
	0x40002C00 - 0x40002FFF	1KByte	LVD
APB1 外设	0x40008000 - 0x400083FF	1KByte	LPUART1
	0x40008C00 - 0x40008FFF	1KByte	TRNG
	0x40009000 - 0x400093FF	1KByte	CTRIM
	0x40009800 - 0x40009BFF	1KByte	ATIM3
	0x4000BC00 - 0x4000BFFF	1KByte	HSI2C
AHB 外设	0x40020000 - 0x400203FF	1KByte	FLASH CTRL
	0x40020C00 - 0x40020FFF	1KByte	GPIOA/B
	0x40021800 - 0x40021BFF	1KByte	SYSCTRL

3 工作模式

3.1 概述

本产品在电源管理模块的控制下可实现三种工作模式，各工作模式下可工作的功能模块及功耗各不相同。本产品支持以下工作模式：

- 1. 运行模式（Active Mode）：CPU 运行，周边功能模块运行。
- 2. 休眠模式（Sleep Mode）：CPU 停止，周边功能模块运行。
- 3. 深度休眠模式（Deep Sleep Mode）：CPU 停止，高速时钟模块停止运行。

3.2 工作模式切换

本产品工作时可在三种工作模式之间自由切换。在运行模式下执行 WFI 指令，可使本产品进入休眠模式或深度休眠模式。从休眠模式或深度休眠模式通过中断唤醒，回到运行模式。




图 3-1 工作模式状态转换图

在各种工作模式下，CPU 可响应的中断详见《中断控制器（NVIC）》章节“[中断源](#)”。在不同工作模式下，系统可响应的复位类型如下：

表 3-1 不同工作模式下系统可响应的复位类型

复位向量编号	复位来源	运行模式	休眠模式	深度休眠模式
[0]	上电掉电复位 POR/BOR	✓	✓	✓
[1]	硬件复位 RESETB 管脚	✓	✓	✓
[2]	硬件复位 LVD	✓	✓	✓
[3]	硬件复位 IWDT	✓	✓	✓
[4]	硬件复位 Cortex-M0+ LOCKUP	✓	×	×
[5]	软件复位 Cortex-M0+ SYSRESETREQ	✓	×	×

3.3 运行模式（Active Mode）

在系统在电源上电复位后，或从各低功耗唤醒后，微控制器 MCU 处于运行状态。当 CPU 不需继续运行时，可以利用多种低功耗模式来节能，例如等待某个外部事件时。用户需要根据最低能耗、最快速启动时间、可用的唤醒源等条件，选定一个最佳的低功耗模式。

运行模式下，几种常用的降低芯片功耗的方法：

1. 在运行模式下，通过对预分频寄存器（SYSCTRL0.HCLK_PRS）进行编程，可以降低系统时钟（HCLK）的速度。
2. 在运行模式下，关闭不使用外设的时钟（PERI_CLKEN0.x 和 PERI_CLKEN1.x）来减少功耗。
3. 在运行模式下，关闭不使用外设的时钟（PERI_CLKEN0.x 和 PERI_CLKEN1.x）来减少功耗，并让系统进入休眠模式下更多地减少功耗，并在执行 WFI 指令前关闭不使用外设的时钟（PERI_CLKEN0.x 和 PERI_CLKEN1.x）。
4. 在某些场景中，可以使用低功耗模式代替运行模式，因为本产品的唤醒时间极短，亦可满足系统的实时响应的需求。

3.4 休眠模式（Sleep Mode）

使用 WFI 指令可以进入休眠模式。休眠模式下 CPU 停止运行，但时钟模块、系统时钟、NVIC 中断处理以及周边的功能模块仍都正常工作。

系统进入休眠状态，不会改变端口状态，在进入休眠前根据需要更改 IO 的状态为休眠下的状态。

进入休眠模式

通过执行 WFI 指令进入休眠状态。根据 Cortex-M0+ 系统控制寄存器中的 SLEEPONEXIT 位的值，有两种选项可用于选择休眠模式进入机制：

- SLEEP-NOW：如果 SLEEPONEXIT 位被清除，当 WFI 被执行时，微控制器立即进入休眠模式。
- SLEEP-ON-EXIT：如果 SLEEPONEXIT 位被置位，系统从最低优先级的中断处理程序中退出时，微控制器就立即进入休眠模式。

退出休眠模式

如果执行 WFI 指令进入休眠模式，任意一个被高优先级嵌套向量中断控制器响应的外设中断都能将系统从休眠模式唤醒。

注意事项

- SLEEP-ON-EXIT 该位置 1，执行完中断自动进入 Sleep，程序不需要写 __wfi();
- SLEEP-ON-EXIT 该位清 0，main() 执行 __wfi() 后进入 Sleep，中断触发且执行完中断程序返回 main() 后，执行 WFI 指令后进入 Sleep。等待后续中断触发。
- SLEEP-ON-EXIT 位不影响 __wfi() 指令的执行。SLEEP-ON-EXIT=0：main() 执行 wfi() 后进入 Sleep，中断触发且执行完中断程序返回 main() 后，继续往下执行；
- 若在中断中进入 Sleep，只有优先级高于此中断的中断才能唤醒，先执行高优先级，再执行低优先级；优先级低于或等于此中断的中断不能唤醒。
- 执行 WFE 进入休眠和唤醒的内容，请查询 Cortex-M0+ 相关手册。

3.5 深度休眠模式（Deep Sleep Mode）

使用 SLEEPDEEP 配合 WFI 指令可以进入深度休眠模式。在深度休眠模式下，CPU 停止运行，高速时钟关闭，低速时钟可配置是否运行，部分低功耗的周边模块可配置是否运行，NVIC 中断处理仍可以工作。

- 当高速时钟作为系统时钟，系统进入深度休眠模式，高速时钟自动关闭，低速时钟保持进入深度休眠前的状态。
- 当低速时钟作为系统时钟，系统进入深度休眠模式，由于低速时钟不会自动关闭，进入深度休眠模式时保持运行。只有 ARM Cortex-M0+ 不运行，其他模块都运行。
- 系统时钟切换时，所有时钟都不会自动关闭，需要根据功耗及系统需求软件关闭打开相应的时钟。
- 系统进入深度休眠状态，不会改变端口状态，在进入深度休眠前根据需要更改 IO 的状态为深度休眠下的状态。

进入深度睡眠模式

首先设置 Cortex-M0+ 系统控制寄存器中的 SLEEPDEEP 位，通过执行 WFI 指令进入深度休眠状态。根据系统控制寄存器中的 SLEEPONEXIT 位的值，有两种选项可用于选择深度睡眠模式进入机制：

- SLEEP-NOW：如果 SLEEPONEXIT 位被清除，当 WFI 被执行时，微控制器立即进入深度睡眠模式。
- SLEEP-ON-EXIT：如果 SLEEPONEXIT 位被置位，系统从最低优先级的中断处理程序中退出时，微控制器就立即进入深度睡眠模式。

退出深度睡眠模式

如果执行 WFI 指令进入深度睡眠模式，任意一个被高优先级嵌套向量中断控制器响应的外设中断（Deep Sleep 下可运行的周边模块中断）都能将系统从深度睡眠模式唤醒。

唤醒设置请参考《系统控制器（SYSCRTL）》章节“中断唤醒控制”相关描述。

注意事项

- SLEEP-ON-EXIT 该位置 1，执行完中断自动进入 Deep Sleep，程序不需要写 __wfi()。
- SLEEP-ON-EXIT 该位清 0，main() 执行 __wfi() 后进入 Deep Sleep，中断触发且执行完中断程序返回 main() 后，执行 WFI 指令后进入 Deep Sleep。等待后续中断触发。
- SLEEP-ON-EXIT 位不影响 __wfi() 指令的执行。SLEEP-ON-EXIT=0：main() 执行 wfi() 后进入 Deep Sleep，中断触发且执行完中断程序返回 main() 后，继续往下执行。
- 若在中断中进入 Deep Sleep，只有优先级高于此中断的中断才能唤醒，先执行高优先级，再执行低优先级；优先级低于或等于此中断的中断不能唤醒。
- 执行 WFE 进入深度休眠和唤醒的内容，请查询 Cortex-M0+ 相关手册。

3.6 功能/模块工作状态

在三种工作模式下功能/模块的工作状态对比如下表所示：

表 3-2 各模式下功能/模块工作状态表

功能/模块	运行模式	休眠模式	深度休眠模式
CM0+	✓	×	×
XTL	✓	✓	✓
RC48M	✓	✓	×
RCL	✓	✓	✓
RESET	✓	✓	✓
GPIO	✓	✓	✓
HSI2C	✓	✓	✓ ⁽³⁾
SPI	✓	✓	×
CTRIM	✓	✓	✓ ⁽²⁾
FLASH	✓	✓	×
RAM	✓	✓	×
CTIM	✓	✓	×
ATIM3	✓	✓	×
RTC	✓	✓	✓
IWDT	✓	✓	✓
LPUART	✓	✓	✓ ⁽²⁾
TRNG	✓	✓	×
ADC	✓	✓	×
VC	✓	✓	✓ ⁽¹⁾
LVD	✓	✓	✓

功能/模块	运行模式	休眠模式	深度休眠模式
SWD	✓	✓	×
POR/BOR	✓	✓	✓

 **说明**

1. 深度休眠模式如果使用 VC 唤醒功能，VC 滤波时钟不能选择 PCLK。

2. 工作时钟为 PCLK 不支持深度休眠模式唤醒。

3. 只有从机模式支持 DeepSleep 唤醒。

Preliminary

3.7 寄存器

3.7.1 系统控制寄存器（SCB_SCR）（Cortex-M0+ 内核系统控制寄存器）

基地址：0xE000ED10

Offset	Bit Position																																
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reset	0x00000000																																
Name	Reserved																												SEVONPEND	Reserved	SLEEPDEEP	SLEEPONEXIT	Reserved
Access																													RW		RW	RW	

位/位域	标记	位名	功能描述	读写
31:5	Reserved	保留	-	-
4	SEVONPEND	中断挂起标记	● 0b1：每次新的中断挂起都会产生一个事件，如果使用了 WFE 进入休眠或深度休眠模式，可用于唤醒处理器	RW
3	Reserved	保留	-	-
2	SLEEPDEEP	休眠模式选择	● 0b0：执行 WFI 或 WFE 进入休眠（Sleep）模式 ● 0b1：执行 WFI 或 WFE 进入深度休眠（Deep Sleep）模式	RW
1	SLEEPONEXIT	自动休眠标记	● 0b0：该特性被禁用 ● 0b1：当退出异常处理并返回程序线程时，处理器自动进入休眠或深度休眠模式（WFI）	RW
0	Reserved	保留	-	-

4 系统控制器 (SYSCTRL)

4.1 系统时钟介绍

时钟控制模块主要提供系统时钟、外设时钟和外设复位控制功能。

本产品提供以下几个不同的时钟源作为系统时钟：

- RC48M-内部高速 RC 时钟
- RCL-内部低速 RC 时钟
- EXTH-外部高速时钟源做输入（4~48MHz）
- XTL-外部低速晶振：支持外部低速晶体/陶瓷谐振器或外部低速时钟源做输入（高精度 32.768kHz）

说明

1. 切换系统时钟的时钟源时，请严格按照操作步骤进行切换，请参考[系统时钟切换](#)。
2. XTL 使用有源时钟时，直接从 PA07 管脚输入 32.768kHz 时钟信号。EXTH 直接从 PA11 管脚输入 4~48MHz 时钟信号。

本产品还包含以下两个辅助时钟：

- RC10K-内部 10kHz 时钟，供 IWDT 模块使用
- RC256K-内部 256kHz 时钟，供 LVD 和 VC 模块使用

4.1.1 时钟架构图

本产品的时钟架构如下所示：




图 4-1 时钟架构图

4.1.2 时钟类型

4.1.2.1 RC48M

RC48M 是内部高速时钟振荡器，其频率可配置、可校准。也是芯片上电或部分复位后使用的默认时钟源，且默认频率为 4MHz。通过 RC48M_CR 寄存器可以配置时钟频率。出厂时已预置校准好的 4 个频率配置值：4MHz、6MHz、32MHz、48MHz，使用时可直接加载配置；也可根据实际需求通过调整该寄存器的校准值改变至其它频率或进行更高精度的校准。

当系统进入 DeepSleep 模式时，此高速时钟会自动关闭。

更改 RC48M 时钟源频率的操作请参见“[系统时钟切换](#)”章节相关描述。

内部高速时钟从启动到稳定用时较短。为了在深度休眠模式下能快速响应中断，建议进入深度休眠模式前将系统时钟源切换为 RC48M。

4.1.2.2 RCL

RCL 是内部低速时钟，其频率可配置、可校准。

通过 RCL_CR 寄存器可以配置时钟频率，出厂时已预置校准好的 2 个频率配置值：32.768kHz、38.4kHz，使用时可直接加载配置；也可根据实际需求通过调整该寄存器的校准值改变至其它频率或进行更高精度的校准。

当系统进入 DeepSleep 模式时，该时钟不会自动关闭，超低功耗外设模块可以选择 RCL 作为其时钟。

4.1.2.3 EXTH

EXTH 支持外部有源时钟作为输入，不支持外接晶体，其输入信号频率范围为 4~48MHz。

使用时直接从 PA11 管脚输入时钟信号。从 PA11 输入有源时钟信号的方法为：

- 配置 PA11 引脚为 GPIO 输入；
- 设置 SYSCTRL1.EXTH_EN 为 1。



注意

外部时钟源信号需符合《数据手册》电气特性中 EXTH 章节的相关要求。

4.1.2.4 XTL

XTL 外部低速晶振时钟需外接一个 32.768kHz 的低功耗晶振，具有超高精度以及超低功耗。当系统进入 DeepSleep 模式时，该时钟不会自动关闭。超低功耗模式下工作的外设模块可以选择 XTL 作为其时钟。

XTL 支持外部有源时钟作为输入，可以不接晶体，直接从 PA07 管脚输入 32.768kHz 的时钟信号。从 PA07 输入有源时钟信号的方法为：

- 配置 PA07 引脚为 GPIO 输入；
- 配置 XTL 稳定时间 XTL_CR.STARTUP；
- 设置 SYSCTRL1.EXTL_EN 为 1；
- 等待 XTL 稳定标志置起 XTL_CR.STABLE。



注意

晶体及其匹配电容及外部时钟源信号需符合《数据手册》电气特性中低速外部时钟 XTL 的相关要求。

4.1.3 时钟启动过程

上述时钟源都需要启动稳定时间，以 XTL 为例说明时钟的启动稳定过程。




图 4-2 晶振时钟启动示意图

4.2 系统时钟切换

4.2.1 系统时钟切换简介

系统时钟的时钟源可通过 SYSCTRL0.CLKSW 在 RCL、EXTH、XTL、RC48M 之间进行切换。切换时 RCL、EXTH、XTL、RC48M 这几个时钟源中的任意两者可以相互切换。时钟切换操作必须按照下文所描述的时钟切换流程进行，否则可能出现异常。

系统时钟源经过系统分频后可作为 HCLK，可通过 SYSCTRL0.HCLK_PRS 设置合适的分频值。

时钟切换时需要根据当前及目标 HCLK 的频率，同步配置 FLASH_CR.WAIT：

- 当 $HCLK \leq 24\text{MHz}$ 时，应设置 FLASH_CR.WAIT 为 0；
- 当 $HCLK > 24\text{MHz}$ 时，应设置 FLASH_CR.WAIT 为 1；



说明

设置的具体操作方法，详见《FLASH 控制器》章节。

4.2.2 切换流程

4.2.2.1 标准的时钟切换流程

操作步骤

步骤 1. 如新时钟源需要外部引脚，则将该引脚设置为适当的模式。



说明

接外部晶振时需要模拟引脚；接外部时钟输入时需要 GPIO 输入并使能外部时钟输入。

步骤 2. 配置新时钟源的振荡参数。

步骤 3. 使能新时钟源的振荡器。

步骤 4. 如果新时钟源的频率大于原先时钟源频率，则根据新时钟源的频率，按照《FLASH 控制器》章节流程，切换前，先配置 FLASH_CR.WAIT。

步骤 5. 等待新时钟源输出稳定的频率。

步骤 6. 配置 SYSCTRL0.CLKSW，选择系统时钟的来源为新时钟源。

步骤 7. 如果新时钟源的频率小于原先时钟源频率，根据新时钟源的频率，按照《FLASH 控制器》章节流程，切换后，再配置 FLASH_CR.WAIT。

步骤 8. 关闭不再使用的时钟源。

4.2.2.2 RC48M 不同振荡频率间切换流程

背景信息

根据使用场景选择以下方式之一：

操作步骤

- 根据目标频率选择加载：从出厂预设的目标频率校准值存放地址将数据直接加载至 RC48M_CR。
- 根据实际需要直接设置：向 RC48M_CR 写入校准值，调整 RC48M 的目标输出频率。

4.2.3 切换示例

4.2.3.1 从其它时钟切换到 XTL 示例

操作步骤

- 步骤 1. 设置 PCADS.07 及 PCADS.06 为 1，配置 PA07/PA06 引脚为模拟端口。
- 步骤 2. 根据晶体及系统特性，配置 XTL_CR 寄存器中的参数。
- 步骤 3. 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 4. 设置 SYSCTRL0.XTL_EN 为 1，使能晶振振荡电路。
- 步骤 5. 查询等待 XTL_CR.STABLE 标志变为 1，晶振输出稳定时钟。
- 步骤 6. 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 7. 设置 SYSCTRL0.CLKSW 为 3，将系统时钟切换为 XTL。
- 步骤 8. 参考《FLASH 控制器》章节设置 FLASH_CR.WAIT 为 0。
- 步骤 9. 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 10. 关闭不再使用的时钟源。

4.2.3.2 从其它时钟切换到 RCL 示例

操作步骤

- 步骤 1. 配置 RCL_CR.TRIM 及 RCL_CR.STARTUP。
- 步骤 2. 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 3. 设置 SYSCTRL0.RCL_EN 为 1，使能 RCL 振荡电路。
- 步骤 4. 查询等待 RCL_CR.STABLE 标志变为 1，RCL 输出稳定时钟。
- 步骤 5. 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 6. 设置 SYSCTRL0.CLKSW 为 2，将系统时钟切换为 RCL。
- 步骤 7. 参考《FLASH 控制器》章节设置 FLASH_CR.WAIT 为 0。
- 步骤 8. 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 9. 关闭不再使用的时钟源。

4.2.3.3 从其它时钟切换到 RC48M 示例

操作步骤

- 步骤 1. 根据当前时钟和将要配置的 RC48M 时钟两者中较高的频率，按照《FLASH 控制器》章节流程配置 FLASH_CR.WAIT。
- 步骤 2. 向 RC48M_CR 寄存器写入预设的值，配置需要的时钟频率。
- 步骤 3. 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 4. 设置 SYSCTRL0.RC48M_EN 为 1，使能 RC48M 振荡电路。
- 步骤 5. 查询等待 RC48M_CR.STABLE 标志变为 1，RC48M 输出稳定时钟。
- 步骤 6. 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 7. 设置 SYSCTRL0.CLKSW 为 0，将系统时钟切换为 RC48M。
- 步骤 8. 根据 RC48M 的频率，按照《FLASH 控制器》章节流程配置 FLASH_CR.WAIT。
- 步骤 9. 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

步骤 10. 关闭不再使用的时钟源。

4.2.4 时钟切换示意图




图 4-3 时钟切换示意图

4.3 时钟校准模块

RC48M 和 RCL 支持使用外部更高精度时钟源进行校准，本产品内嵌时钟校准电路 CLKTRIM 和 CTRIM 模块，具体使用可以参考相关章节描述。

4.4 中断唤醒控制

当处理器执行 WFI 指令进入休眠/深度休眠状态时，会停止执行指令。在休眠/深度休眠状态下发生了中断请求（更高优先级）且需要处理时，处理器就会被唤醒。

休眠/深度休眠状态下的处理器收到中断请求时的行为如下表所示：

PRIMASK 状态	WFI 行为	唤醒	ISR 执行
0	IRQ 优先级>当前等级	Y	Y
0	IRQ 优先级≤当前等级	N	N
1	IRQ 优先级>当前等级	Y	N
1	IRQ 优先级≤当前等级	N	N

4.4.1 从深度休眠模式唤醒后执行中断服务

操作步骤

- 步骤 1. 使能需要唤醒处理器的模块所对应的 NVIC。
- 步骤 2. 使能需要唤醒处理器的模块所对应的中断。
- 步骤 3. 设置 SCB->SCR.SLEEPDEEP 为 1。

步骤 4. 执行 WFI 指令进入深度休眠模式。

步骤 5. 系统进入深度休眠模式等待中断唤醒，唤醒后执行中断服务程序。

配置举例

```
SCB->SCR |= 0x00000004u;
while(1)
{
    __asm("WFI");
}
```

4.4.2 从深度休眠模式唤醒后不执行中断服务

操作步骤

步骤 1. 使能需要唤醒处理器的模块所对应的 NVIC。

步骤 2. 使能需要唤醒处理器的模块所对应的中断。

步骤 3. 设置 PRIMASK 为 1。

步骤 4. 设置 SCB->SCR.SLEEPDEEP 为 1。

步骤 5. 执行 WFI 指令进入深度休眠模式。

步骤 6. 系统进入深度休眠模式等待中断唤醒，唤醒后执行下一条指令。

步骤 7. 清除中断标志，清除中断挂起状态。

步骤 8. 执行用户定义的操作。

配置举例

```
__asm("CPSID I"); //Set PRIMASK
SCB->SCR |= 0x00000004u;
while(1)
{
    __asm("WFI");
    ... //清除唤醒中断的中断标志
    ... //清除唤醒中断的中断挂起状态
    ... //执行用户定义的操作
}
```

4.4.3 使用退出休眠特性

背景信息

退出休眠 (sleep-on-exit) 非常适合中断驱动的应用程序。当该特性使能时，只要完成异常处理并且返回到了线程模式，处理器就会进入休眠或深度休眠模式。利用退出休眠特性，处理器可以尽可能多的处于休眠或深度休眠模式。

Cortex-M0+ 利用退出休眠特性进入休眠或深度休眠，这种情况与执行完异常退出后立即执行 WFI 的效果类似。需要注意的是，为了下次进入异常时不用再进行压栈操作，处理器不会执行出栈的过程。

操作步骤

步骤 1. 使能需要唤醒处理器的模块所对应的 NVIC。

步骤 2. 使能需要唤醒处理器的模块所对应的中断。

步骤 3. 设置 SCB->SCR.SLEEPDEEP 为 1。

步骤 4. 设置 SCB->SCR.SLEEPONEXIT 为 1。

步骤 5. 执行 WFI 指令进入深度休眠模式。

步骤 6. 系统进入深度休眠模式等待中断唤醒，唤醒后执行中断服务子程序。

步骤 7. 退出中断服务时自动进入深度休眠模式。

配置举例

```
SCB->SCR |= 0x00000004u;
SCB->SCR |= 0x00000002u;
while(1)
{
    __asm("WFI");
}
```

4.5 复位控制

4.5.1 复位控制器概述

本产品具有 6 个复位信号来源，每个复位信号都可以让 CPU 重新运行，绝大多数寄存器会被复位到复位值，程序会从复位向量处开始执行。

- 数字区域上电掉电复位 POR
- 外部 Reset PAD，低电平为复位信号
- IWDG 复位
- LVD 低电压复位
- Cortex-M0+ SYSRESETREQ 软件复位
- Cortex-M0+ LOCKUP 硬件复位

每个复位源由相应的复位标志进行指示。复位标志均由硬件置位，需要用户软件清零。芯片复位时，如果查询到 RESET_FLAG.POR15V 或 RESET_FLAG.POR5V 为 1 则为**上电复位**。**上电复位**时用户程序应当将寄存器 RESET_FLAG 清零，则**下一次复位时可通过 RESET_FLAG 的相关比特判断复位来源**。




图 4-4 复位来源示意图

4.5.2 复位功能

4.5.2.1 上电下电复位 POR

本产品有两个供电区域：VCC 区域、VCAP 区域。所有的模拟模块及 IO 工作于 VCC 区域；其它模块工作于 VCAP 区域。

- VCC 区域上电时，当 VCC 电压低于 POR 阈值电压时，会产生 POR5V 信号；VCC 区域下电时，当 VCC 电压低于 BOR 阈值电压时，会产生 POR5V 信号。
- VCAP 区域上电时，当 VCAP 电压低于 POR 阈值电压时，会产生 POR15V 信号；VCAP 区域下电时，当 VCAP 电压低于 BOR 阈值电压时，会产生 POR15V 信号。

POR5V 信号和 POR15V 信号均会将芯片的寄存器复位到初始化状态。

4.5.2.2 外部复位管脚复位

当外部复位引脚检测到低电平时会产生一个系统复位。该复位引脚已内置上拉电阻，并集成了一个毛刺过滤电路。毛刺过滤电路会过滤小于一定时间宽度的毛刺信号，因此，加到复位引脚上的低电平信号必须大于该时间宽度，才能确保芯片可靠复位，具体滤波时间参数请参见相应的《数据手册》。

4.5.2.3 看门狗复位

看门狗复位参见《看门狗定时器 (IWDG)》章节相关介绍。

4.5.2.4 LVD 低电压复位

LVD 低电压复位参见《低电压检测器 (LVD)》章节相关介绍。

4.5.2.5 Cortex-M0+ SYSRESETREQ 复位

Cortex-M0+ 软件复位。

4.5.2.6 Cortex-M0+ LOCKUP 复位

当 Cortex-M0+ 遇到严重的异常时，会将自身 PC 指针停在当前地址处并锁死，在几个时钟周期延时之后复位整个 CORE 区域。

4.6 寄存器

4.6.1 寄存器总表

基地址：0x40021800

表 4-2 系统控制器 (SYSCTRL) 寄存器偏移地址

偏移地址	寄存器	描述
0x00	SYSCTRL0	系统控制寄存器 0
0x04	SYSCTRL1	系统控制寄存器 1
0x08	SYSCTRL2	系统控制寄存器 2
0x0C	RC48M_CR	RC48M 控制寄存器
0x14	RCL_CR	RCL 控制寄存器
0x18	XTL_CR	XTL 控制寄存器
0x1C	RESET_FLAG	复位标识寄存器
0x20	PERI_CLKEN0	外围模块时钟控制寄存器 0
0x24	PERI_CLKEN1	外围模块时钟控制寄存器 1
0x28	PERI_RESET0	外围模块复位控制寄存器 0
0x2C	PERI_RESET1	外围模块复位控制寄存器 1
0x38	DEBUG_ACTIVE	外设调试功能有效性配置寄存器

4.6.2 系统控制寄存器 0 (SYSCTRL0)

Offset	Bit Position																																			
0x00	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
Reset	0x00008001																																			
Name	Reserved																WAKEUP_BYRC48M	Reserved				HCLK_PRS				CLKSW		Reserved		XTL_EN	RCL_EN	Reserved		RC48M_EN		
Access																	RW					RW					RW			RW			RW			RW

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15	WAKEUP_BYRC48M	-	0b0: 从 Deep Sleep 模式唤醒后, 不改变系统时钟源 0b1: 从 Deep Sleep 模式唤醒后, 系统时钟源为 RC48M, 原时钟继续使能  说明 当调试器连接时, 芯片不会进入深度睡眠。	RW
14:11	Reserved	保留	-	-
10:8	HCLK_PRS	HCLK 系统分频选择	0b000: SystemClk 0b001: SystemClk/2 0b010: SystemClk/4 0b011: SystemClk/8 0b100: SystemClk/16 0b101: SystemClk/32 0b110: SystemClk/64 0b111: SystemClk/128	RW
7:5	CLKSW	SystemClk 时钟来源选择	0b000: RC48M 0b001: EXTH 0b010: RCL 0b011: XTL	RW
4	Reserved	保留	-	-
3	XTL_EN	外部低速晶振 XTL 使能控制	0b0: 关闭 0b1: 使能	RW
2	RCL_EN	内部低速时钟 RCL 使能控制	0b0: 关闭 0b1: 使能	RW
1	Reserved	保留	-	-
0	RC48M_EN	内部高速时钟 RC48M 使能控制	0b0: 关闭 0b1: 使能	RW

4.6.3 系统控制寄存器 1 (SYSCTRL1)

Offset	Bit Position																															
0x04	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000008																															
Name	Reserved																					CTIMER1_FUN_SEL	CTIMER0_FUN_SEL	DEBUG_USE_IO	SPI_USE_IO	LOCKUP_EN	Reserved	CLOCK_FAULT_EN	XTL_ALWAYS_ON	EXTL_EN	EXTH_EN	RESET_USE_IO
Access																						RW	RW	RW	RW	RW		RW	RW	RW	RW	RW

位/位域	标记	位名	功能描述	读写
31:11	Reserved	保留	-	-
10	CTIMER1_FUN_SEL	CTIM1 功能选择	0b0: CTIM1 做为通用定时器 GTIM 0b1: CTIM1 做为基本定时器 BTIM	RW
9	CTIMER0_FUN_SEL	CTIM0 功能选择	0b0: CTIM0 做为通用定时器 GTIM 0b1: CTIM0 做为基本定时器 BTIM	RW
8	DEBUG_USE_IO	SWD 端口功能配置	0b0: SWD 端口 0b1: GPIO 端口	RW
7	SPI_USE_IO	SPI 端口功能控制选择	0b0: SPI 控制 0b1: GPIO 控制	RW
6	LOCKUP_EN	Cortex-M0+ LockUp 使能	0b0: 关闭 0b1: 使能	RW
5	Reserved	保留	-	-
4	CLOCK_FAULT_EN	时钟错误检测使能	0b0: 关闭 0b1: 使能	RW
3	XTL_ALWAYS_ON	XTL 使能权限控制	0b0: SYSCTRL0.XTL_EN 可置位可清零 0b1: SYSCTRL0.XTL_EN 只可置位	RW
2	EXTL_EN	外部 XTL 时钟来源控制	0b0: XTL 由晶体产生 0b1: XTL 时钟源从 PA07 输入，外部时钟源频率不得大于 100kHz，当使用该时钟做系统时钟时，不能关闭 EXTL_EN	RW
1	EXTH_EN	EXTH 时钟使能控制	0b0: EXTH 时钟关闭 0b1: EXTH 时钟使能，EXTH 时钟源从 PA11 输入  说明 EXTH 做系统时钟源时，无法直接进入 DeepSleep 模式，如果需要进入 DeepSleep 模式，需要将系统时钟切换到 RC48M，当使用该时钟做系统时钟时，不能关闭 EXTH_EN。	RW
0	RESET_USE_IO	RESET PAD 功能配置	0b0: 作为 RESET 功能 0b1: 作为 PB00 端口输入功能	

4.6.4 系统控制寄存器 2 (SYSCTRL2)

Offset	Bit Position																															
0x08	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																SYSCTRL2															
Access																	WO															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	SYSCTRL2	寄存器 SYSCTRL0 和 SYSCTRL1 保护控制寄存器	对 SYSCTRL2 先写 0x5A5A，再写 0xA5A5，启动对于寄存器 SYSCTRL0 和 SYSCTRL1 的写操作，只要对寄存器 SYSCTRL0 或 SYSCTRL1 进行了写操作，这个保护位自动恢复保护状态。后续再对 SYSCTRL0 或 SYSCTRL1 进行写操作时还需要重复先前的操作。	WO

4.6.5 RC48M 控制寄存器 (RC48M_CR)

Offset	Bit Position																															
0x0C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x0X002480																															
Name	STABLE	Reserved														FSEL	TRIMC						TRIMF						Reserved			
Access	RO															RW	RW						RW									

位/位域	标记	位名	功能描述	读写
31	STABLE	RC48M 时钟稳定标志位	0b0: 代表未稳定 0b1: 代表已经稳定	RO
30:18	Reserved	保留	-	-
17:16	FSEL	工作频率选择	该位无需单独设置，参数选择详见说明 0b00: 4MHz 0b01: 6MHz 0b10: 32MHz 0b11: 48MHz  说明 在 Flash 编程和擦除期间不允许切换 FSEL。	RW
15:8	TRIMC	时钟频率粗调	参数选择详见说明	RW
7:2	TRIMF	时钟频率细调	参数选择详见说明	RW
1:0	Reserved	保留	-	-



说明

RC48M 时钟频率调整，更改该寄存器的数值即可调整 RC48M 的输出频率。

Flash 中已保存了以下几组频率的校准值和配置参数，将 Flash 内的指定地址的数据全部读出并写入整个 RC48M_CR 寄存器即可获得精准的频率。

- 48MHz 数据地址：0x001007B0 - 0x001007B3
- 32MHz 数据地址：0x001007B4 - 0x001007B7
- 6MHz 数据地址：0x001007B8 - 0x001007BB
- 4MHz 数据地址：0x001007BC - 0x001007BF

4.6.6 RCL 控制寄存器 (RCL_CR)

Offset	Bit Position																																	
0x14	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x0X000364																																	
Name	Reserved																MSEL	Reserved				STABLE	Reserved				TRIM							
Access																	RW					RO					RW							

位/位域	标记	位名	功能描述	读写
31:17	Reserved	保留	-	-
16	MSEL	模式选择	0b0: 当前 hpm 高性能 0b1: 当前 lpm 低功耗  说明 MSEL 的变化的时间间隔必须大于 5 个 RCL 时钟周期。	RW
12	STABLE	内部低速时钟 RCL 稳定标志位	0b0: 代表 RCL 未稳定, 不可以被内部电路使用 0b1: 代表 RCL 已经稳定, 可以被内部电路使用	RO
11:10	Reserved	保留	-	-
9:0	TRIM	内部低速时钟频率调整	Flash 中保存了 2 组频率的校准值。将 Flash 内的校准值读出并写入 RCL_CR.TRIM 即可获得精准的频率。 38.4kHz 校准值地址: 0x001007AC-0x001007AD 32.768kHz 校准值地址: 0x001007A8-0x001007A9	RW

4.6.7 XTL 控制寄存器 (XTL_CR)

Offset	Bit Position																																							
0x18	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0								
Reset	0x00000029																																							
Name	Reserved																						RO	FAULT_STATE	RW	DETEN	RW	DETIME	RW	DETIE	RO	STABLE	RW	STARTUP	RW		AMP_SEL	RW		DRIVER
Access																																								

位/位域	标记	位名	功能描述	读写
31:11	Reserved	保留	-	-
10	FAULT_STATE	XTL 工作状态标志	0b0: 工作正常 0b1: 工作失效	RO
9	DETEN	停震检测使能	0b0: 关闭停震检测 0b1: 开启停震检测	RW
8	DETIME	晶体失效检测间隔选择	0b0: 档位 1, 2ms 检测间隔 0b1: 档位 2, 8ms 检测间隔  说明 XTL_EN=1 时, 禁止修改该寄存器。	RW
7	DETIE	失效检测与工作失效检测中断使能控制	0b0: 禁止 0b1: 使能	RW
6	STABLE	外部低速晶体振荡稳定标志位	0b0: XTL 未稳定, 不可以被内部电路使用 0b1: XTL 已经稳定, 可以被内部电路使用	RO
5:4	STARTUP	外部低速晶体振荡稳定时间选择	0b00: 4096 个周期 0b01: 8192 个周期 0b10: 16384 个周期 (推荐值) 0b11: 32768 个周期	RW
3:2	AMP_SEL	XTL 晶振振荡幅度的调整	0b00: 最小振幅 0b01: 正常振幅 0b10: 较大振幅 (推荐值) 0b11: 最大振幅	RW
1:0	DRIVER	XTL 晶振驱动能力选择	0b00: Reserved 0b01: Reserved 0b10: 较强驱动能力 (推荐值) 0b11: 最强驱动能力  说明 需要根据晶振特性、负载电容以及电路板的寄生参数选择适当的驱动能力。驱动能力越大则功耗越大; 驱动能力越弱则功耗越小。	RW

4.6.8 外围模块时钟控制寄存器 0 (PERI_CLKEN0)

Offset	Bit Position																																
0x20	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reset	0x80800000																																
Name	FLASH	HSI2C	Reserved	GPIO	Reserved								RTC	Reserved	TRNG	VC	ADC	IWDT	Reserved				ATIM3	Reserved				SPI0	Reserved	LPUART1	LPUART0	Reserved	
Access	RW	RW			RW									RW		RW	RW	RW	RW					RW					RW		RW	RW	

位/位域	标记	位名	功能描述	读写
31	FLASH	FLASH 控制器模块时钟使能	关闭后 FLASH 配置寄存器不可写，FLASH 中的程序仍然可以运行。 ● 0b0：关闭 ● 0b1：使能	RW
30	HSI2C	HSI2C 模块时钟使能	● 0b0：关闭 ● 0b1：使能	RW
29	Reserved	保留	-	-
28	GPIO	GPIO 模块时钟使能	● 0b0：关闭 ● 0b1：使能	RW
27:21	Reserved	保留	-	-
20	RTC	RTC 模块时钟使能	● 0b0：关闭 ● 0b1：使能	RW
19	Reserved	保留	-	-
18	TRNG	TRNG 模块时钟使能	● 0b0：关闭 ● 0b1：使能	RW
17	VC	VC、LVD 模块时钟使能	● 0b0：关闭 ● 0b1：使能	RW
16	ADC	ADC 模块时钟使能	● 0b0：关闭 ● 0b1：使能	RW
15	IWDT	IWDT 模块时钟使能	● 0b0：关闭 ● 0b1：使能	RW
14:12	Reserved	保留	-	-
11	ATIM3	ATIM3 模块时钟使能	● 0b0：关闭 ● 0b1：使能	RW
10:7	Reserved	保留	-	-
6	SPI0	SPI0 模块时钟使能	● 0b0：关闭 ● 0b1：使能	RW
5:4	Reserved	保留	-	-
3	LPUART1	LPUART1 模块时钟使能	● 0b0：关闭 ● 0b1：使能	RW
2	LPUART0	LPUART0 模块时钟使能	● 0b0：关闭 ● 0b1：使能	RW

位/位域	标记	位名	功能描述	读写
1:0	Reserved	保留	-	-



说明

上述外设在使用之前，需将相应控制位设置为使能。

Preliminary

4.6.9 外围模块时钟控制寄存器 1 (PERI_CLKEN1)

Offset	Bit Position																																			
0x24	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
Reset	0x00000000																																			
Name	Reserved																														CTIM		CTIM1		CTIM0	
Access																															RW		RW		RW	

位/位域	标记	位名	功能描述	读写
31:3	Reserved	保留	-	-
2	CTRIM	CTRIM 模块时钟使能	0b0: 关闭 0b1: 使能	RW
1	CTIM1	CTIM1 模块时钟使能	0b0: 关闭 0b1: 使能	RW
0	CTIM0	CTIM0 模块时钟使能	0b0: 关闭 0b1: 使能	RW

 **说明**

上述外设在使用之前，需将相应控制位设置为使能。

4.6.10 复位标识寄存器 (RESET_FLAG)

Offset	Bit Position																																									
0x1C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0										
Reset	0b00000000 00000000 000000X0 XXX0XX11																																									
Name	Reserved																								RW	SOFT_POR	Reserved	RW	PAD_RESET	RW	SYSREQ	RW	LOCKUP	Reserved	RW	IWDT	RW	LVD	RW	POR15V	RW	POR5V
Access																									RW			RW		RW		RW			RW		RW		RW		RW	

位/位域	标记	位名	功能描述	读写
31:10	Reserved	保留	-	-
9	SOFT_POR	SOFT_POR 复位标志	需要软件初始化及清除，上电状态不定 写 0 清除，写 1 对该位的值无影响 读取： ● 0b0：未发生复位 ● 0b1：发生复位	RW
8	Reserved	保留	-	-
7	PAD_RESET	RESETB 端口复位标志	需要软件初始化及清除，上电状态不定 写 0 清除，写 1 对该位的值无影响 读取： ● 0b0：未发生复位 ● 0b1：发生复位	RW
6	SYSREQ	Cotrex-M0+ CPU 软件复位标志	需要软件初始化及清除，上电状态不定 写 0 清除，写 1 对该位的值无影响 读取： ● 0b0：未发生复位 ● 0b1：发生复位	RW
5	LOCKUP	Cotrex-M0+ CPU Lockup 复位标志	需要软件初始化及清除，上电状态不定 写 0 清除，写 1 对该位的值无影响 读取： ● 0b0：未发生复位 ● 0b1：发生复位	RW
4	Reserved	保留	-	-
3	IWDT	IWDT 复位标志	需要软件初始化及清除，上电状态不定 写 0 清除，写 1 对该位的值无影响 读取： ● 0b0：未发生复位 ● 0b1：发生复位	RW
2	LVD	LVD 复位标志	需要软件初始化及清除，上电状态不定 写 0 清除，写 1 对该位的值无影响 读取： ● 0b0：未发生复位 ● 0b1：发生复位	RW

位/位域	标记	位名	功能描述	读写
1	POR15V	VCAP 域复位标志	写 0 清除，写 1 对该位的值无影响 读取： ● 0b0：未发生复位 ● 0b1：发生复位	RW
0	POR5V	VCC 电源域复位标志	写 0 清除，写 1 对该位的值无影响 读取： ● 0b0：未发生复位 ● 0b1：发生复位	RW

Preliminary

4.6.11 外围模块复位控制寄存器 0 (PERI_RESET0)

Offset	Bit Position																															
0x28	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x5017084C																															
Name	Reserved	HSI2C	Reserved	GPIO	Reserved								RTC	Reserved	TRNG	VC	ADC	Reserved				ATIM3	Reserved				SPI0	Reserved	LPUART1	LPUART0	Reserved	
Access		RW		RW									RW		RW	RW	RW					RW					RW		RW	RW		

位/位域	标记	位名	功能描述	读写
31	Reserved	保留	-	-
30	HSI2C	HSI2C 模块复位使能	0b0: 处于复位状态 0b1: 正常工作状态	RW
29	Reserved	保留	-	-
28	GPIO	GPIO 模块复位使能	0b0: 处于复位状态 0b1: 正常工作状态	RW
27:21	Reserved	保留	-	-
20	RTC	RTC 模块复位使能	0b0: 处于复位状态 0b1: 正常工作状态	RW
19	Reserved	保留	-	-
18	TRNG	TRNG 模块复位使能	0b0: 处于复位状态 0b1: 正常工作状态	RW
17	VC	VC、LVD 模块复位使能	0b0: 处于复位状态 0b1: 正常工作状态	RW
16	ADC	ADC、BGR 模块复位使能	0b0: 处于复位状态 0b1: 正常工作状态	RW
15:12	Reserved	保留	-	-
11	ATIM3	ATIM3 模块复位使能	0b0: 处于复位状态 0b1: 正常工作状态	RW
10:7	Reserved	保留	-	-
6	SPI0	SPI0 模块复位使能	0b0: 处于复位状态 0b1: 正常工作状态	RW
5:4	Reserved	保留	-	-
3	LPUART1	LPUART1 模块复位使能	0b0: 处于复位状态 0b1: 正常工作状态	RW
2	LPUART0	LPUART0 模块复位使能	0b0: 处于复位状态 0b1: 正常工作状态	RW
1:0	Reserved	保留	-	-

4.6.12 外围模块复位控制寄存器 1 (PERI_RESET1)

Offset	Bit Position																															
0x2C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000007																															
Name	Reserved																										CTRIM		CTIM1		CTIM0	
Access																																

位/位域	标记	位名	功能描述	读写
31:3	Reserved	保留	-	-
2	CTRIM	CTRIM 模块复位使能	0b0: 处于复位状态 0b1: 正常工作状态	RW
1	CTIM1	CTIM1 模块复位使能	0b0: 处于复位状态 0b1: 正常工作状态	RW
0	CTIM0	CTIM0 模块复位使能	0b0: 处于复位状态 0b1: 正常工作状态	RW

4.6.13 外设调试功能有效性配置寄存器 (DEBUG_ACTIVE)



说明

仅在 SWD 调试模式下，此寄存器设置才起作用。

Offset	Bit Position																																	
0x38	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved														CTIM1	CTIM0	Reserved				ATIM3	Reserved	RTC	IWDT	Reserved									
Access															RW	RW					RW		RW	RW										

位/位域	标记	位名	功能描述	读写
31:18	Reserved	保留	-	-
17	CTIM1	SWD 调试界面下 CTIM1 计数功能配置	0b0: 正常计数 0b1: 暂停计数	RW
16	CTIM0	SWD 调试界面下 CTIM0 计数功能配置	0b0: 正常计数 0b1: 暂停计数	RW
15:12	Reserved	保留	-	-
11	ATIM3	SWD 调试界面下 ATIM3 计数功能配置	0b0: 正常计数 0b1: 暂停计数	RW
10	Reserved	保留	-	-
9	RTC	SWD 调试界面下 RTC 计数功能配置	0b0: 正常计数 0b1: 暂停计数	RW
8	IWDT	SWD 调试界面下 IWDT 计数功能配置	0b0: 正常计数 0b1: 暂停计数	RW
7:0	Reserved	保留	-	-

5 中断控制器 (NVIC)

5.1 简介

Cortex-M0+ 处理器内置了嵌套向量中断控制器 (NVIC)，支持最多 32 个中断请求 (IRQ) 输入，以及 1 个不可屏蔽中断 (NMI) 输入 (在本产品系统中未使用)。同时，处理器也支持多个内部异常。

每个异常源都有一个单独的异常编号，每种异常类型都有对应的优先级，有些异常的优先级是固定的，而有些则是可编程的，详见下表。

表 5-1 Cortex-M0+ 处理器中断一览表

异常编号	异常类型	优先级	描述
1	复位	-3 (最高)	复位
2	NMI	-2	不可屏蔽中断 (在本系统中没有使用)
3	硬件错误	-1	错误处理异常
4-10	保留	-	-
11	SVC	可编程	通过 SVC 指令调用管理程序
12-13	保留	-	-
14	PendSV	可编程	系统服务的可挂起请求
15	SysTick	可编程	SysTick 定时器
16	中断#0	可编程	外部中断#0
17	中断#1	可编程	外部中断#1
...	...	...	...
47	中断#31	可编程	外部中断#31

本章节只对处理器的 32 个外部中断请求 (中断#0~中断#31) 进行介绍，处理器内部异常可参考内核相关说明指南等文档。同时，本章节只涉及处理器内核中 NVIC 的中断处理机制，不涉及外设模块自身的中断产生机制。

5.2 功能说明

5.2.1 中断优先级

每一个外部中断都对应一个优先级寄存器，每个优先级都是 2 位宽，并且使用中断优先级寄存器的最高两位，每个寄存器占 1 个字节 (8 位)。在这个设定下，可以使用的优先级为 0x00 (最高)、0x40、0x80 和 0xC0 (最低)。

Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
已使用		未使用，读出为 0					

当处理器运行中遇到多个中断时：

- 如果处理器已经在运行中断处理，而新中断的优先级较大，此时会发生抢占。正在运行的中断处理会被暂停，转而执行新的中断，这个过程通常被称为中断嵌套。新的中断执行完毕后，之前的中断处理会继续执行，并且在其结束后返回到程序线程中。
- 如果处理器正在运行的中断处理的优先级大于或者等于新的中断，那么新的中断会等待并且进入挂起状态。等到运行的中断执行完毕后，继续执行新的中断。
- 如果两个中断同时发生，并且优先级相同，此时中断编号较小的中断会先执行。例如，如果中断#0 和中断#1 使能且具有相同的优先级，同时被触发时，中断#0 先执行。

5.2.2 中断向量表

当 Cortex-M0+ 处理器要处理中断服务请求时，首先需要确定异常处理的起始地址，所需的信息叫做向量表，如下图所示。向量表存储在存储器空间的开始位置，包含了系统中可用异常（中断）的异常（中断）向量，以及主栈指针（MSP）的初始值。

存储器地址		异常编号
0x000000BC	中断#31向量	47
...	...	...
0x0000004C	中断#3向量	19
0x00000048	中断#2向量	18
0x00000044	中断#1向量	17
0x00000040	中断#0向量	16
0x0000003C	SysTick向量	15
0x00000038	PendSV向量	14
0x00000034	保留	13
0x00000030	保留	12
0x0000002C	SVC向量	11
0x00000028	保留	10
0x00000024	保留	9
0x00000020	保留	8
0x0000001C	保留	7
0x00000018	保留	6
0x00000014	保留	5
0x00000010	保留	4
0x0000000C	硬件错误异常	3
0x00000008	NMI向量	2
0x00000004	复位向量	1
0x00000000	MSP初始值	0

图 5-1 中断向量表

中断向量的存储顺序同中断编号一致，由于每个向量都是 1 个字（4 字节），中断向量的地址为中断编号乘 4，每个中断向量都是中断处理的起始地址。

5.2.3 中断输入和挂起行为

Cortex-M0+ 处理器的 NVIC 模块中，每一个中断输入都对应着一个挂起状态寄存器，且每个寄存器只有 1 位，用于保存中断请求，而不管这个请求有没有得到确认。当处理器开始处理这个中断时，硬件将会自动清除挂起状态位。

本系统的外设使用电平触发中断输出，当中断事件发生时，由于外设连接到了 NVIC 上，中断信号会得到确认。在处理器执行中断服务并且清除外设的中断信号以前，该信号会保持高电平。在 NVIC 内部，当检测到

有中断发生时，该中断的挂起状态会被置位，当处理器接收该中断并且开始执行中断服务程序后，挂起状态就会被清除。处理过程如下图所示：




图 5-2 中断激活和挂起状态

如果中断请求没有立即执行，并且在确认之前被软件清除，处理器会忽略掉本次请求，不会执行中断处理。在设置外设时，可以通过写 NVIC_ICPR 寄存器来清除中断挂起状态，将外设在被设置之前产生的中断请求清除。

如果在软件清除挂起状态时，外设仍然保持着中断请求，挂起状态还会立即生成。处理过程如下图所示：




图 5-3 中断挂起状态被清除然后被重新确认

如果外设产生的中断请求在异常处理时没有被清除，异常返回后挂起状态就会被又一次激活，这样中断服务程序会再次执行。处理过程如下图所示：




图 5-4 中断退出时若中断请求保持高电平就会引起中断处理的再次执行

如果在中断服务程序执行的过程中产生外设中断请求，该请求会被当作新的中断请求，并且在本次中断退出后，还会引起中断服务程序的再次执行。处理过程如下图所示：




图 5-5 中断处理中产生的中断挂起也可以被确认

5.2.4 中断等待

通常情况下，NVIC 的中断等待时间为 16 个周期。这个等待时间从中断确认的处理器时钟周期开始，一直到中断处理开始执行结束。计算中断等待需要具备以下前提：

- 该中断使能并且没有被 PRIMASK 或是其他正在执行的异常处理所屏蔽。
- 存储器系统没有任何等待状态，在中断处理、压栈、取向量或者中断处理开始时的取指都会用到总线传输，如果存储器系统需要等待，那么发生总线传输时产生的等待状态则可能使得中断延迟。

下面的几种情况可能会导致不同的中断等待：

- 中断的末尾连锁，如果中断返回时产生了另外一个中断请求，处理器就会跳过出栈和压栈过程，这样就减少了中断等待时间。
- 延迟到达，如果中断发生时，另外一个低优先级的中断正在进行压栈处理，由于延迟到达机制的存在，高优先级的中断会首先执行，这样也会导致高优先级中断的等待时间减小。

5.2.5 中断源

因为 Cortex-M0+ 处理器的 NVIC 支持最多 32 个外部中断，而在本系统中外部中断源为 17 个，部分外部中断复用在同一个 NVIC 中断输入上，其中 NMI（不可屏蔽中断）并没有使用。本系统所有外部中断源和 NVIC 中断输入的对应关系如下表所示：

NVIC 中断输入	外部中断源	Active 模式	Sleep 模式	DeepSleep 模式
中断#0	GPIOA	✓	✓	✓
中断#1	GPIOB	✓	✓	✓
中断#2	-	✓	✓	✓
中断#3	-	✓	✓	✓
中断#4	-	-	-	-
中断#5	ATIM3	✓	✓	×
中断#6	-	-	-	-
中断#7	-	-	-	-
中断#8	LPUART0	✓	✓	✓
中断#9	LPUART1	✓	✓	✓

NVIC 中断输入	外部中断源	Active 模式	Sleep 模式	DeepSleep 模式
中断#10	SPI0	✓	✓	×
中断#11	-	-	-	-
中断#12	-	-	-	-
中断#13	-	-	-	-
中断#14	CTIM0	✓	✓	×
中断#15	CTIM1	✓	✓	×
中断#16	-	-	-	-
中断#17	-	-	-	-
中断#18	HSI2C	✓	✓	✓ ⁽²⁾
中断#19	-	-	-	-
中断#20	-	-	-	-
中断#21	-	-	-	-
中断#22	IWDT	✓	✓	✓
中断#23	RTC	✓	✓	✓
中断#24	ADC	✓	✓	×
中断#25	-	-	-	-
中断#26	VC0	✓	✓	✓
中断#27	VC1	✓	✓	✓
中断#28	LVD	✓	✓	✓
中断#29	-	-	-	-
中断#30	FLASH	✓	✓	×
中断#31	CTRIM/CLKDET	✓	✓	✓

**注意**

1. 由于某些模块中断被复用于同一个 IRQ 中断源，当 CPU 进入该中断操作时，必须先判断是哪个模块产生的中断，再进行相对应的中断操作。
2. 只有从机模式支持 DeepSleep 唤醒。

5.2.6 中断结构图

本系统的中断结构框如下图所示，需要注意：

- 外设中断源各自的中断使能没有在图中标出，这里只包括外设中断产生之后的中断信号逻辑框图。
- IRQ 有多于 1 个外设中断输入复用，必须分别读取这些外设的中断标志位来判定是哪个外设的中断。

- 如果外设中断源有高电平产生，无论 NVIC 中断使能寄存器 NVIC_ISER 置位与否，中断挂起寄存器 NVIC_ISPR 都会被置位，表示相应的外设中断源有中断产生。
- 只有中断使能寄存器 NVIC_ISER 置位，相应的中断 IRQ 才会给处理器相应，执行相应的中断程序。
- 在中断程序中必须清除外设中断源高电平中断信号，中断挂起寄存器 NVIC_ISPR 由硬件自动清除。
- 中断优先级寄存器 NVIC_IPR0-NVIC_IPR7 设置了 32 个中断源的优先级，0b00 优先级最高，0b11 优先级最低。当优先级相同时，优先级由中断编号决定，编号越小优先级越高。




图 5-6 中断结构图

5.3 操作示例

5.3.1 外部中断使能

在每一个外设模块内部都有各自的中断使能寄存器，在需要进行中断操作时，必须首先打开外设自己的中断使能。该使能位的操作没有在本章节讨论，请参考相应外设模块的章节描述。

5.3.2 NVIC 中断使能和清除使能

Cortex-M0+ 处理器支持最多 32 个中断源，每个中断源都对应有一个中断使能位和清零使能位，共计 32 位的中断使能寄存器 NVIC_ISER 和 32 位的清零使能寄存器 NVIC_ICER。如果需要使能某一个中断，则对 NVIC_ISER 寄存器的相应位置 1。如果需要清零某一个中断，则对 NVIC_ICER 寄存器的相应位置 1。

此处提及的中断使能和清除使能操作仅仅针对处理器 NVIC，每个外设的中断生成与否，是由外设的中断控制寄存器决定，与 NVIC_ISER 和 NVIC_ICER 无关。

5.3.3 NVIC 中断挂起和清除挂起

如果一个中断发生了，却无法立即处理，这个中断请求将会被挂起。挂起状态保存在一个寄存器中，如果处理器的当前优先级还没有降低到可以处理挂起的请求，并且没有手动清除挂起状态，该状态将会一直保持合法。

当处理器开始进入中断处理，硬件会自动引起挂起状态的清除。

可以通过操作中断设置挂起 NVIC_ISPR 和中断清除挂起 NVIC_ICPR 这两个寄存器来访问或修改中断挂起状态。中断挂起状态寄存器允许使用软件来触发中断。

5.3.4 NVIC 中断优先级

设置 NVIC_IPR0-NVIC_IPR7 寄存器决定 SCS_IRQ0-SCS_IRQ32 的优先级。中断优先级寄存器的编程应该在中断使能之前，其通常是在程序开始时完成的。应该避免在中断使能之后改变中断优先级，这种情况的结果不可预知，并且不被 Cortex-M0+ 处理器支持。

5.3.5 NVIC 中断屏蔽

有些对时间敏感的应用，需要在一段较短的时间内禁止所有中断，可以利用中断屏蔽寄存器 PRIMASK 实现。特殊寄存器 PRIMASK 只有 1 位有效，并且在复位后默认为 0。该寄存器为 0 时，所有的中断和异常都处于允许状态；而设为 1 后，只有 NMI（本系统不支持）和硬件错误异常处于使能。实际上，当 PRIMASK 设置为 1 后，处理器的当前优先级就变成了 0（可编程的最高优先级）。

可以通过多种方法编程 PRIMASK 寄存器，使用汇编语言，可以利用 MSR 指令设置和清除 PRIMASK 寄存器。若使用 C 语言以及 CMSIS 设备驱动库，用户可以使用以下函数来设置和清除 PRIMASK。

```
void_enable_irq(void); //清除 PRIMASK
void_disable_irq(void); //设置 PRIMASK
```

5.4 寄存器

5.4.1 寄存器总表

基地址：0xE000E000

表 5-4 中断控制器 (NVIC) 寄存器偏移地址

偏移地址	寄存器	描述
0x100	NVIC_ISER	中断请求使能寄存器
0x180	NVIC_ICER	中断请求清除使能寄存器
0x200	NVIC_ISPR	中断设置挂起寄存器
0x280	NVIC_ICPR	中断清除挂起寄存器
0x400	NVIC_IPR0	中断#0-中断#3 优先级寄存器
0x404	NVIC_IPR1	中断#4-中断#7 优先级寄存器
0x408	NVIC_IPR2	中断#8-中断#11 优先级寄存器
0x40C	NVIC_IPR3	中断#12-中断#15 优先级寄存器
0x410	NVIC_IPR4	中断#16-中断#19 优先级寄存器
0x414	NVIC_IPR5	中断#20-中断#23 优先级寄存器
0x418	NVIC_IPR6	中断#24-中断#27 优先级寄存器
0x41C	NVIC_IPR7	中断#28-中断#31 优先级寄存器
-	PRIMASK	中断屏蔽特殊寄存器

5.4.2 中断使能设置寄存器 (NVIC_I SER)

Offset	Bit Position																															
0x100	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	SETENA																															
Access	RW																															

位/位域	标记	位名	功能描述	读写
31:0	SETENA	中断使能设置标记	设置使能中断#0 到中断#31 ● 位 0: IRQ0 ● 位 1: IRQ1 ● 位 2: IRQ2 ● ... ● 位 31: IRQ31  说明 每一位写 1 置位, 写 0 无效。	RW

5.4.3 中断使能清除寄存器 (NVIC_ICER)

Offset	Bit Position																															
0x180	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	CLRENA																															
Access	RW																															

位/位域	标记	位名	功能描述	读写
31:0	CLRENA	中断清除使能	清除使能中断#0 到中断#31 ● 位 0: IRQ0 ● 位 1: IRQ1 ● 位 2: IRQ2 ● ... ● 位 31: IRQ31  说明 每一位写 1 清零, 写 0 无效。	RW

5.4.4 中断挂起状态设置寄存器 (NVIC_ISPR)

Offset	Bit Position																															
0x200	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	SETPEND																															
Access	RW																															

位/位域	标记	位名	功能描述	读写
31:0	SETPEND	中断挂起状态设置标记	设置中断#0 到中断#31 的挂起状态 ● 位 0: IRQ0 ● 位 1: IRQ1 ● 位 2: IRQ2 ● ... ● 位 31: IRQ31  说明 每一位写 1 置位，写 0 无效。	RW

5.4.5 中断挂起状态清除寄存器 (NVIC_ICPR)

Offset	Bit Position																															
0x280	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	CLRPEND																															
Access	RW																															

位/位域	标记	位名	功能描述	读写
31:0	CLRPEND	中断挂起状态清除	清除中断#0 到中断#31 的挂起状态 ● 位 0: IRQ0 ● 位 1: IRQ1 ● 位 2: IRQ2 ● ... ● 位 31: IRQ31  说明 每一位写 1 清零，写 0 无效。	RW

5.4.6 中断优先级寄存器 (NVIC_IPR0)

Offset	Bit Position																															
0x400	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	IPR0																															
Access	RW																															

位/位域	标记	位名	功能描述	读写
31:0	IPR0	中断#0 到中断#3 的优先级	各中断优先级对应的位如下： ● [31:30]：中断#3 的优先级 ● [23:22]：中断#2 的优先级 ● [15:14]：中断#1 的优先级 ● [7:6]：中断#0 的优先级 上述位设置 0b00 时优先级最高，0b11 时优先级最低。由于其他位没有使用，对其进行设置没有意义，读出始终为 0。	RW

5.4.7 中断优先级寄存器 (NVIC_IPR1)

Offset	Bit Position																															
0x404	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	IPR1																															
Access	RW																															

位/位域	标记	位名	功能描述	读写
31:0	IPR1	中断#4 到中断#7 的优先级	各中断优先级对应的位如下： ● [31:30]：中断#7 的优先级 ● [23:22]：中断#6 的优先级 ● [15:14]：中断#5 的优先级 ● [7:6]：中断#4 的优先级 上述位设置 0b00 时优先级最高，0b11 时优先级最低。由于其他位没有使用，对其进行设置没有意义，读出始终为 0。	RW

5.4.8 中断优先级寄存器 (NVIC_IPR2)

Offset	Bit Position																															
0x408	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	IPR2																															
Access	RW																															

位/位域	标记	位名	功能描述	读写
31:0	IPR2	中断#8 到中断#11 的优先级	各中断优先级对应的位如下： ● [31:30]：中断#11 的优先级 ● [23:22]：中断#10 的优先级 ● [15:14]：中断#9 的优先级 ● [7:6]：中断#8 的优先级 上述位设置 0b00 时优先级最高，0b11 时优先级最低。由于其他位没有使用，对其进行设置没有意义，读出始终为 0。	RW

5.4.9 中断优先级寄存器 (NVIC_IPR3)

Offset	Bit Position																															
0x40C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	IPR3																															
Access	RW																															

位/位域	标记	位名	功能描述	读写
31:0	IPR3	中断#12 到中断#15 的优先级	各中断优先级对应的位如下： ● [31:30]：中断#15 的优先级 ● [23:22]：中断#14 的优先级 ● [15:14]：中断#13 的优先级 ● [7:6]：中断#12 的优先级 上述位设置 0b00 时优先级最高，0b11 时优先级最低。由于其他位没有使用，对其进行设置没有意义，读出始终为 0。	RW

5.4.10 中断优先级寄存器 (NVIC_IPR4)

Offset	Bit Position																															
0x410	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	IPR4																															
Access	RW																															

位/位域	标记	位名	功能描述	读写
31:0	IPR4	中断#16 到中断#19 的优先级	各中断优先级对应的位如下： ● [31:30]：中断#19 的优先级 ● [23:22]：中断#18 的优先级 ● [15:14]：中断#17 的优先级 ● [7:6]：中断#16 的优先级 上述位设置 0b00 时优先级最高，0b11 时优先级最低。由于其他位没有使用，对其进行设置没有意义，读出始终为 0。	RW

5.4.11 中断优先级寄存器 (NVIC_IPR5)

Offset	Bit Position																															
0x414	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	IPR5																															
Access	RW																															

位/位域	标记	位名	功能描述	读写
31:0	IPR5	中断#20 到中断#23 的优先级	各中断优先级对应的位如下： ● [31:30]：中断#23 的优先级 ● [23:22]：中断#22 的优先级 ● [15:14]：中断#21 的优先级 ● [7:6]：中断#20 的优先级 上述位设置 0b00 时优先级最高，0b11 时优先级最低。由于其他位没有使用，对其进行设置没有意义，读出始终为 0。	RW

5.4.12 中断优先级寄存器 (NVIC_IPR6)

Offset	Bit Position																															
0x418	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	IPR6																															
Access	RW																															

位/位域	标记	位名	功能描述	读写
31:0	IPR6	中断#24 到中断#27 的优先级	各中断优先级对应的位如下： ● [31:30]：中断#27 的优先级 ● [23:22]：中断#26 的优先级 ● [15:14]：中断#25 的优先级 ● [7:6]：中断#24 的优先级 上述位设置 0b00 时优先级最高，0b11 时优先级最低。由于其他位没有使用，对其进行设置没有意义，读出始终为 0。	RW

5.4.13 中断优先级寄存器 (NVIC_IPR7)

Offset	Bit Position																															
0x41C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	IPR7																															
Access	RW																															

位/位域	标记	位名	功能描述	读写
31:0	IPR7	中断#28 到中断#31 的优先级	各中断优先级对应的位如下： ● [31:30]：中断#31 的优先级 ● [23:22]：中断#30 的优先级 ● [15:14]：中断#29 的优先级 ● [7:6]：中断#28 的优先级 上述位设置 0b00 时优先级最高，0b11 时优先级最低。由于其他位没有使用，对其进行设置没有意义，读出始终为 0。	RW

5.4.14 中断屏蔽特殊寄存器 (PRIMASK)

Offset	Bit Position																															
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																															PRIMASK
Access																																RW

位/位域	标记	位名	功能描述	读写
31:1	Reserved	保留	-	-
0	PRIMASK	中断屏蔽标识	一般用于处理对时间敏感的应用的场景。该特殊寄存器可以通过 MSR 和 MRS 特殊寄存器操作指令访问，也可以用改变处理器状态指令 CPS 访问。 0b0：所有的中断和异常处于允许状态 0b1：只有 NMI 和硬件错误异常处于使能	RW

6 端口控制器 (GPIO)

6.1 简介

本系列最多有 16 个数字通用输入输出端口 PA00~PA15 以及一个数字输入端口 PB00 (RESET PIN 复用)。模拟模块 ADC/VC/LVD 的输入输出信号、各功能模块 (如 SPI/LPUART/HSI2C/Timer 等) 的输入输出信号可以和数字通用输入输出端口复用。

每个端口都可以配置成内部上拉 (pull up) 的输入, 高阻输入 (floating input), 推挽输出 (CMOS output), 开漏输出 (open drain output)。数字端口被配置成模拟端口后, 数字功能被隔离, 不能输出数字“1”和“0”, CPU 读取端口输入值寄存器的结果为“0”。

每个数字端口被配置为输入时, 都可以提供外部中断, 中断类型可以配置成高电平触发、低电平触发、上升沿触发、下降沿触发 4 种, 查询 Px_STAT[n]的中断标志位即可知道相应的中断触发端口。另外, 每个数字端口的中断都可以把芯片从休眠模式/深度休眠模式唤醒到工作模式。

6.2 主要特性

端口控制器支持以下特性:

- 寄存器支持 AHB 总线接口读写
- 模拟功能引脚/数字通用引脚/数字功能引脚复用
- 支持上拉/开漏输出功能选择
- 支持工作模式/休眠模式/深度休眠模式下中断
- 支持高电平/低电平/上升沿/下降沿触发中断
- 支持位置位、位清零、位置位清零功能

6.3 功能说明

6.3.1 端口配置功能

每一个端口都可以根据系统需求通过配置寄存器 (PxADS) 把端口配置成模拟端口或数字端口。当 PxADS 为 1 时, 端口配置成模拟端口, 当 PxADS 为 0 时, 端口配置成数字端口。




图 6-1 端口电路图

端口配置为数字端口时, 可以接受数字通用输入输出信号 (设置 Pxy_SEL 寄存器为 0), 也可以通过配置寄存器 Pxy_SEL 接受各功能模块的输入输出信号, 详见端口数字复用功能模块。

还可以配置相应的寄存器实现以下特性:

- 内部上拉 (PxPU)

上拉寄存器 (PxPU) 对应端口上拉使能。当对应位为 1 时, 设置对应位引脚上拉使能; 为 0 时, 禁止对应位引脚上拉。

- 开漏输出 (PxOD)

通过 PxOD 寄存器设置管脚输出状态。当 PxOD 为 '1' 时, 端口开漏输出使能, 为 '0' 时, 端口推挽输出使能。开漏引脚不连接外部的上拉电阻时, 只能输出低电平, 如果需要同时具备输出高电平的功能时, 则需要上拉电阻。

- 方向选择 (PxDIR)

用于设置端口引脚的方向。PxDIR 为 0 时端口为输出, PxDIR 为 1 时端口为输入。

- 输入电平状态 (PxIN)

通过读取 PxIN 寄存器能够获得同步后的管脚电平。PxIN 为 1 时为高电平, PxIN 为 0 时为低电平。

- 输出高低电平选择 (PxOUT)

当端口引脚配置为输出时, 如果 PxOUT 为 1, 端口引脚输出为高电平; 如果 PxOUT 为 0, 输出低电平。

- 位置位 (PxBSET)、位清零 (PxBCLR)、位置位清零 (PxBSETCLR)

位置位与位清零适用于在不改变其他位的值的情况下, 对用户想要改变的位进行设置, 得到相应的值。位置位是将对应的值设置为 1, 位清零是将对应的值设置为 0。



说明

以上特性在配置为模拟端口时无效。PB00 固定为数字输入上拉状态。

端口的状态和寄存器配置的关系如下表：

表 6-1 端口状态真值表

IO 状态	IO 方向	PxADS	PxDIR	PxOUT	PxIN	PxBSET	PxBCLR	PxBSETCLR	PxPU	PxOD	Pxy_SEL
模拟	输入/输出	1	W	W	0	W	W	W	W	W	W
浮空	输入	0	1	W	X	W	W	W	0	W	0
上拉	输入	0	1	W	1	W	W	W	1	W	0
1	输入	0	1	W	1	W	W	W	W	W	0
0	输入	0	1	W	0	W	W	W	W	W	0
1	输出	0	0	1	1	0	0	0	W	0	0
0	输出	0	0	0	0	0	0	0	W	0	0
1	输出	0	0	W	1	1	0	0	W	0	0
0	输出	0	0	W	0	0	1	0	W	0	0
1 (SET)	输出	0	0	W	1 (SET)	0	0	1	W	0	0
0 (CLR)	输出	0	0	W	0 (CLR)	0	0	1	W	0	0
0	输出	0	0	0	0	0	0	0	W	1	0
Z	输出	0	0	1	X	0	0	0	0	1	0
1	输出	0	0	1	1	0	0	0	1	1	0

0 - Logic low, 1 - Logic high, W - Whatever 0 or 1, X - unknow state, Z - high impedance

6.3.2 端口的写入

端口输入值/输出值寄存器 (PxIN/PxOUT) 支持 AHB 总线的读写。下图为对于总线端口翻转的最快时序：




图 6-2 AHB 总线端口随系统时钟的变化

对于 AHB 总线，每两个 HCLK 周期，IO 翻转一次。

6.3.3 端口的读取

每一个端口可以通过读取 PxIN 寄存器来获得端口引脚电平。如[端口电路图](#)所示，PxIN 寄存器的各个位与其前面的锁存器组成了一个同步器从而避免了系统时钟状态发生改变时在短时间内引脚电平变化而造成的信号不稳定，但是同时也引入了延迟。读取端口引脚数据的同步图如下：




图 6-3 读取端口引脚数据同步图

在系统时钟上升沿之后的时钟时期，管脚电平信号会锁存在内部寄存器，如阴影部分所示，在下一次系统时钟上升沿之后，稳定的管脚电平信号能够被读取。之后再系统时钟上升沿时，数据锁存到 PxIN 寄存器中。信号装换延迟 Tpd 为 1-2 个系统时钟。

**说明**

未连接引脚的处理：在使用过程中如果有未接引脚，为避免在其他数字输入使能模式时引脚没有确定的电平造成悬空消耗电流，推荐赋予引脚一个确定的电平。

6.3.4 端口数字复用功能

端口数字复用是端口控制器的主要功能之一。通过配置寄存器，可以灵活地把端口配置成数字通用端口/数字功能端口。
Pxy_SEL 寄存器用于数字通用端口/数字功能端口切换，每一个端口都可以独立配置成系统所需的功能端口。

表 6-2 端口复用表

AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PA00	CTIM1_CH0	LPUART1_TXD	-	-	ATIM3_CH0A	RTC_1HZ	ATIM3_GATE
PA01	LPUART1_TXD	-	-	RTC_TAMP	ATIM3_CH0B	SPI_MISO	HSI2C_SCL
PA02	LPUART1_RXD	ATIM3_CH2A	-	CTIM0_CH0	ATIM3_CH1A	SPI_MOSI	HSI2C_SDA
PA03	LPUART0_RXD	HSI2C_SDA	-	CTIM1_TOG	ATIM3_CH1B	SPI_SCK	-
PA04	LPUART0_TXD	HSI2C_SCL	-	CTIM1_TOGN	ATIM3_CH2A	SPI_CS	ATIM3_BK
PA05	CTIM1_CH3	SPI_CS	ATIM3_CH2B	-	RTC_1HZ	CTIM0_ETR	ATIM3_ETR
PA06	HSI2C_SDA	LPUART1_CTS	ATIM3_CH0B	-	SPI_SCK	LPUART0_RXD	LVD_OUT
PA07	HSI2C_SCL	LPUART1_RTS	CTIM1_ETR	-	SPI_CS	LPUART0_TXD	ATIM3_GATE
PA08	-	ATIM3_CH2B	-	CTIM0_CH0	SPI_MISO	LPUART1_TXD	IR_OUT
PA09	-	ATIM3_CH1B	-	CTIM0_CH1	SPI_MOSI	LPUART1_RXD	-
PA10	SPI_SCK	CTIM0_CH3	-	-	LPUART0_RXD	HSI2C_SDA	-
PA11	SPI_MOSI	ATIM3_CH0A	-	CTIM0_CH2	LPUART0_TXD	HSI2C_SCL	CTRIM_ETRTOG
PA12	SPI_CS	-	ATIM3_CH1A	CTIM0_CH1	LPUART1_RXD	-	LPUART0_RTS
PA13	SPI_MISO	-	ATIM3_CH2A	CTIM1_CH1	LPUART0_RXD	CTIM0_TOG	ATIM3_BK
PA14	CTRIM_ETRTOG	CTIM1_ETR	-	VC0_OUT	LPUART0_TXD	CTIM0_TOGN	TCLK_OUT
PA15	LPUART0_CTS	CTIM1_CH2	-	VC1_OUT	LPUART1_TXD	CTIM0_ETR	RTC_1HZ
PB00	-	-	-	-	CTIM0_ETR	ATIM3_ETR	ATIM3_BK

6.3.5 端口中断功能

每一个数字通用端口都可以由外部信号源产生中断，外部信号源可以是高电平/低电平/上升沿/下降沿 4 种类型的信号，分别对应的中断使能寄存器为高电平中断使能寄存器 (PxHIE) /低电平中断使能寄存器

(PxLIE) /上升沿中断使能寄存器 (PxRIE) /下降沿中断使能寄存器 (PxFIE)。当中断触发时，通过查询中断状态寄存器 (Px_STAT) 就可以判断是哪一个端口触发了中断，通过清零中断清除寄存器 (Px_ICLR) 就可以清除对应的中断状态标志位。

6.3.6 端口输入滤波功能

PA0、PA8、PB0 具备数字输入滤波功能。如果打开滤波功能，则 MCU 将接收经过滤波的 PAD 输入信号；否则 MCU 仍接收原始 PAD 输入信号。滤波时钟和分频系数均可通过滤波配置寄存器 (GPIO_FLTCFG) 进行配置。滤波功能时序图如下：




图 6-4 GPIO 端口输入滤波功能时序图



注意

如果需要低功耗唤醒，则要关闭滤波功能或者将滤波时钟切换到 RC256K。

6.3.7 端口复位状态

在复位期间及复位完成未配置 GPIO 寄存器之前，大多数除下面几个 I/O 端口，其余端口被配置为模拟端口状态；特殊管脚的状态如下：

- SWCLK (PA14)：数字输入上拉
- SWDIO (PA13)：数字输入上拉
- PA10：数字输入上拉
- PA11：数字输入上拉
- RESET (PB00)：数字输入上拉

6.3.8 HSI2C 通信电平选择功能

HSI2C 接口支持不同电压下电平信号通信，即低电压电平识别。且仅当 PA02 和 PA11 选择 HSI2C 功能时，支持此功能。通信电平电压识别选择通过配置 GPIO_CTRL1.HSI2C_LSEL 实现。GPIO_CTRL1.HSI2C_LSEL 配置为 0 时，HSI2C 和 GPIO 的输入电平正常识别；GPIO_CTRL1.HSI2C_LSEL 配置为 1 时，HSI2C 和 GPIO 的输入低电压电平识别。



注意

将 GPIO_CTRL1.HSI2C_LSEL 配置为 1 前，一定要保证 PA02 和 PA11 切到模拟状态。

6.4 操作示例

6.4.1 端口复用配置为模拟端口操作流程

操作步骤

设置寄存器 PxADS[n]为 1。

6.4.2 端口复用配置为数字通用端口操作流程

操作步骤

- 步骤 1. 设置寄存器 PxADS[n]为 0。
- 步骤 2. 设置寄存器 Pxy_SEL 为 0。
- 步骤 3. 设置寄存器 PxDIR[n]为 1: 端口方向为输入, CPU 可以读取端口的状态 PxIN[n]。
- 步骤 4. 设置寄存器 PxDIR[n]为 0: 端口方向为输出。
- 步骤 5. 设置寄存器 PxOUT[n]为 1: 端口输出高电平。
- 步骤 6. 设置寄存器 PxOUT[n]为 0: 端口输出低电平。

6.4.3 端口复用配置为数字功能端口操作流程

操作步骤

- 步骤 1. 设置寄存器 PxADS[n]为 0。
- 步骤 2. 根据系统需求, 设置寄存器 Pxy_SEL 为 1~7, 具体请参考[端口复用表](#)。
- 步骤 3. 根据系统需求, 设置寄存器 PxDIR[n]。
- 步骤 4. 根据系统需求, 设置寄存器 PxPU[n]/PxOD[n]。

6.4.4 端口复用配置为调试测试端口操作流程

背景信息

具体操作请参见《SWD 调试接口》章节相关介绍。

6.4.5 端口复用配置为红外输出信号操作流程

背景信息

端口 PA08 可以把频率为 38.4kHz 的内部时钟信号调制成红外信号输出。



说明

在开启 38.4kHz 的 RCL 时钟时进行操作才会有载波输出。

操作步骤

- 步骤 1. 设置寄存器 PAADS[8]为 0。
- 步骤 2. 设置寄存器 PA08_SEL=7。
- 步骤 3. 设置寄存器 PADIR[8]=0, 端口方向为输出。
- 步骤 4. 设置寄存器 GPIO_CTRL1[14]选择红外信号输出极性。
- 步骤 5. 设置寄存器 PAOUT[8]=1, 选择门控红外信号输出。

6.4.6 端口高电平中断操作流程

操作步骤

- 步骤 1. 设置寄存器 PxADS[n]为 0。
- 步骤 2. 设置寄存器 Pxy_SEL 为 0。
- 步骤 3. 设置寄存器 PxDIR[n]为 1。
- 步骤 4. 设置寄存器 Px_HIE[n]为 1。
- 步骤 5. 中断触发后读取中断状态寄存器 Px_STAT[n]。

步骤 6. 设置寄存器 Px_ICLR[n]为 0 清除中断状态寄存器 Px_STAT[n]。

6.4.7 端口低电平中断操作流程

操作步骤

- 步骤 1. 设置寄存器 PxADS[n]为 0。
- 步骤 2. 设置寄存器 Pxy_SEL 为 0。
- 步骤 3. 设置寄存器 PxDIR[n]为 1。
- 步骤 4. 设置寄存器 Px_LIE[n]为 1。
- 步骤 5. 中断触发后读取中断状态寄存器 Px_STAT[n]。
- 步骤 6. 设置寄存器 Px_ICLR[n]为 0 清除中断状态寄存器 Px_STAT[n]。

6.4.8 端口上升沿中断操作流程

操作步骤

- 步骤 1. 设置寄存器 PxADS[n]为 0。
- 步骤 2. 设置寄存器 Pxy_SEL 为 0。
- 步骤 3. 设置寄存器 PxDIR[n]为 1。
- 步骤 4. 设置寄存器 Px_RIE[n]为 1。
- 步骤 5. 中断触发后读取中断状态寄存器 Px_STAT[n]。
- 步骤 6. 设置寄存器 Px_ICLR[n]为 0 清除中断状态寄存器 Px_STAT[n]。

6.4.9 端口下降沿中断操作流程

操作步骤

- 步骤 1. 设置寄存器 PxADS[n]为 0。
- 步骤 2. 设置寄存器 Pxy_SEL 为 0。
- 步骤 3. 设置寄存器 PxDIR[n]为 1。
- 步骤 4. 设置寄存器 Px_FIE[n]为 1。
- 步骤 5. 中断触发后读取中断状态寄存器 Px_STAT[n]。
- 步骤 6. 设置寄存器 Px_ICLR[n]为 0 清除中断状态寄存器 Px_STAT[n]。

6.4.10 端口上拉使能配置操作流程

操作步骤

- 设置寄存器 PxPU[n]为 1。

6.4.11 端口开漏输出配置操作流程

操作步骤

- 设置寄存器 PxOD[n]为 1。

6.4.12 端口位置位操作流程

操作步骤

- 设置寄存器 PxBSET[n]为 1。

6.4.13 端口位清零操作流程

操作步骤

- 设置寄存器 PxBCLR[n]为 1。

6.4.14 端口位置位清零操作流程

操作步骤

设置寄存器 PxBSETCLR[n]为 1。

6.4.15 端口输入滤波操作流程

操作步骤

- 步骤 1. 设置寄存器 GPIO_FLTCFG.FCLK_SEL 为 0 选择 HCLK 为滤波时钟。
- 步骤 2. 设置寄存器 GPIO_FLTCFG.FLCD_DIV 为 0b01，选择滤波时钟分频系数为 4。
- 步骤 3. 设置寄存器 GPIO_FLTCFG.PA0FLT_EN 为 1，开启 PA0 的滤波功能。

Preliminary

6.5 寄存器

6.5.1 寄存器总表

基地址：0x40020C00

表 6-3 端口控制器 (GPIO) 寄存器偏移地址

偏移地址	寄存器	描述
0x00+0x4*y	PAy_SEL	端口 PAy 功能配置寄存器 (y=0~15)
0x40+0x4*y	PBy_SEL	端口 PBy 功能配置寄存器 (y=0)
0x100	PADIR	端口 PA 输入输出配置寄存器
0x104	PAIN	端口 PA 输入值寄存器
0x108	PAOUT	端口 PA 输出值配置寄存器
0x10C	PAADS	端口 PA 数模配置寄存器
0x110	PABSET	端口 PA 位置位寄存器
0x114	PABCLR	端口 PA 位清零寄存器
0x118	PABSETCLR	端口 PA 位置位清零寄存器
0x120	PAPU	端口 PA 上拉使能配置寄存器
0x12C	PAOD	端口 PA 开漏输出配置寄存器
0x130	PAHIE	端口 PA 高电平中断使能配置寄存器
0x134	PALIE	端口 PA 低电平中断使能配置寄存器
0x138	PARIE	端口 PA 上升沿中断使能配置寄存器
0x13C	PAFIE	端口 PA 下降沿中断使能配置寄存器
0x200	PA_STAT	端口 PA 中断状态寄存器
0x210	PA_ICLR	端口 PA 中断清除寄存器
0x144	PBIN	端口 PB 输入值寄存器
0x170	PBHIE	端口 PB 高电平中断使能配置寄存器
0x174	PBLIE	端口 PB 低电平中断使能配置寄存器
0x178	PBRIE	端口 PB 上升沿中断使能配置寄存器
0x17C	PBFIE	端口 PB 下降沿中断使能配置寄存器
0x240	PB_STAT	端口 PB 中断状态寄存器
0x250	PB_ICLR	端口 PB 中断清除寄存器
0x304	GPIO_CTRL1	端口辅助功能配置寄存器 1
0x308	GPIO_CTRL2	端口辅助功能配置寄存器 2

偏移地址	寄存器	描述
0x310	GPIO_TIMES	端口辅助功能定时器 ETR 选择
0x314	GPIO_TIMCPS	端口辅助功能定时器捕获输入选择
0x330	GPIO_FLTCFG	端口滤波配置寄存器

Preliminary

6.5.2 端口通用寄存器

6.5.2.1 端口 Px 输入输出配置寄存器 (PxDIR) (x = A)

偏移地址 (Offset) : 0x100 (PA)

Offset	Bit Position																															
'	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x0000FFFF																															
Name	Reserved																PxDIR															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	PxDIR	端口 Px 输入输出配置寄存器	对应 Px15~Px00: ● 0b0: 配置成输出 ● 0b1: 配置成输入  说明 每个 Bit 对应一个端口, 例如: PxDIR[15]对应端口 Px15。	RW

6.5.2.2 端口 Px 输入值寄存器 (PxIN) (x = A/B)

偏移地址 (Offset) : 0x104 (PA) , 0x144 (PB)

Offset	Bit Position																															
'	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	,																															
Name	Reserved																PxIN															
Access																	RO															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	PxIN	端口 Px 输入值寄存器	对应 Px15~Px00: ● 0b0: 输入为低电平 ● 0b1: 输入为高电平  说明 每个 Bit 对应一个端口。	RO

6.5.2.3 端口 Px 输出值配置寄存器 (PxOUT) (x = A)

偏移地址 (Offset) : 0x108 (PA)

Offset	Bit Position																																					
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
Reset	0xFFFFFFFF																																					
Name	Reserved																PxOUT																					
Access																	RW																					

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	PxOUT	端口 Px 输出值寄存器	对应 Px15~Px00: ● 0b0: 输出为低电平 ● 0b1: 输出为高电平, 如果配置成开漏输出, 则需外部上拉电阻来拉高  说明 每个 Bit 对应一个端口。	RW

6.5.2.4 端口 Px 数模配置寄存器 (PxADS) (x = A)

偏移地址 (Offset) : 0x10C (PA)

Offset	Bit Position																																					
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
Reset	0x000093FF																																					
Name	Reserved																PxADS																					
Access																	RW																					

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	PxADS	端口 Px 数模配置寄存器	对应 Px15~Px00: ● 0b0: 配置为数字端口 ● 0b1: 配置为模拟端口  说明 每个 Bit 对应一个端口。	RW

6.5.2.5 端口 Px 位置位寄存器 (PxBSET) (x = A)

偏移地址 (Offset) : 0x110 (PA)

Offset	Bit Position																															
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																PxBSET															
Access																	WO															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	PxBSET	端口 Px 位置位寄存器	对应 Px15~Px00，写 1 置位，写 0 对该端口的状态无影响  说明 每个 Bit 对应一个端口。	WO

6.5.2.6 端口 Px 位清零寄存器 (PxBCLR) (x = A)

偏移地址 (Offset) : 0x114 (PA)

Offset	Bit Position																															
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																PxBCLR															
Access																	WO															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	PxBCLR	端口 Px 位清零寄存器	对应 Px15~Px00，写 1 清零，写 0 对该端口的状态无影响  说明 每个 Bit 对应一个端口。	WO

6.5.2.7 端口 Px 位置位清零寄存器 (PxBSETCLR) (x = A)

偏移地址 (Offset) : 0x118 (PA)

Offset	Bit Position																															
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	PxBSET																PxBCLR															
Access	WO																WO															

位/位域	标记	位名	功能描述	读写
31:16	PxBSET	端口 Px 位置位寄存器	对应 Px15~Px00, 写 1 置位, 写 0 对该端口的状态无影响  说明 每个 Bit 对应一个端口。	WO
15:0	PxBCLR	端口 Px 位清零寄存器	对应 Px15~Px00, 写 1 清零, 写 0 对该端口的状态无影响  说明 每个 Bit 对应一个端口。	WO

**说明**

PxBSET 和 PxBCLR 相同位同时置 1 时, PxBCLR 具有高优先级, 该端口被清零。

6.5.2.8 端口 Px 上拉使能配置寄存器 (PxPU) (x = A)

偏移地址 (Offset) : 0x120 (PA)

Offset	Bit Position																															
'	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00006C00																															
Name	Reserved																PxPU															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	PxPU	端口 Px 上拉使能配置寄存器	对应 Px15~Px00: ● 0b0: 禁止 ● 0b1: 使能  说明 每个 Bit 对应一个端口。	RW

6.5.2.9 端口 Px 开漏输出配置寄存器 (PxOD) (x = A)

偏移地址 (Offset) : 0x12C (PA)

xOffset	Bit Position																															
'	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																PxOD															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	PxOD	端口 Px 开漏输出配置寄存器	对应 Px15~Px00: ● 0b0: 将端口输出方式设置为推挽输出 ● 0b1: 将端口输出方式设置为开漏输出  说明 每个 Bit 对应一个端口。	RW

6.5.2.10 端口 Px 高电平中断使能配置寄存器 (PxHIE) (x = A/B)

偏移地址 (Offset) : 0x130 (PA) , 0x170 (PB)

Offset	Bit Position																															
'	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																PxHIE															
Access																	RW															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	PxHIE	端口 Px 高电平中断使能配置寄存器	对应 Px15~Px00: ● 0b0: 禁止 ● 0b1: 使能  说明 每个 Bit 对应一个端口。	RW

6.5.2.11 端口 Px 低电平中断使能配置寄存器 (PxLIE) (x = A/B)

偏移地址 (Offset) : 0x134 (PA) , 0x174 (PB)

Offset	Bit Position																															
'	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																PxLIE															
Access																	RW															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	PxLIE	端口 Px 低电平中断使能配置寄存器	对应 Px15~Px00: ● 0b0: 禁止 ● 0b1: 使能  说明 每个 Bit 对应一个端口。	RW

6.5.2.12 端口 Px 上升沿中断使能配置寄存器 (PxRIE) (x = A/B)

偏移地址 (Offset) : 0x138 (PA) , 0x178 (PB)

Offset	Bit Position																															
'	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																PxRIE															
Access																	RW															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	PxRIE	端口 Px 上升沿中断使能配置寄存器	对应 Px15~Px00: ● 0b0: 禁止 ● 0b1: 使能  说明 每个 Bit 对应一个端口。	RW

6.5.2.13 端口 Px 下降沿中断使能配置寄存器 (PxFIE) (x = A/B)

偏移地址 (Offset) : 0x13C (PA) , 0x17C (PB)

Offset	Bit Position																															
'	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																PxFlE															
Access																	RW															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	PxFIE	端口 Px 下降沿中断使能配置寄存器	对应 Px15~Px00: ● 0b0: 禁止 ● 0b1: 使能  说明 每个 Bit 对应一个端口。	RW

6.5.2.14 端口 Px 中断状态寄存器 (Px_STAT) (x = A/B)

偏移地址 (Offset) : 0x200 (PA) , 0x240 (PB)

Offset	Bit Position																															
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																Px_STAT															
Access																	RO															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	Px_STAT	端口 Px 中断状态寄存器	对应 Px15~Px00: ● 0b0: 无中断触发 ● 0b1: 中断触发  说明 每个 Bit 对应一个端口。	RO

6.5.2.15 端口 Px 中断清除寄存器 (Px_ICLR) (x = A/B)

偏移地址 (Offset) : 0x210 (PA) , 0x250 (PB)

Offset	Bit Position																															
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x0000FFFF																															
Name	Reserved																Px_ICLR															
Access																	WO															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	Px_ICLR	端口 Px 中断清除寄存器	对应 Px15~Px00，写 0 清除标志，写 1 无效；读出恒为 1  说明 每个 Bit 对应一个端口。	WO

6.5.3 端口辅助寄存器

6.5.3.1 端口辅助功能配置寄存器 1 (GPIO_CTRL1)

Offset	Bit Position																																	
0x304	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved																HSI2C_LSEL	IR_POL	Reserved															
Access																	RW	RW																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15	HSI2C_LSEL	HSI2C I/O 信号有效电平选择	0b0: 输入电平正常识别 0b1: 输入电平低电压识别，具体数值参阅《数据手册》	RW
14	IR_POL	IR 输出极性选择	0b0: 正向输出 0b1: 反向输出	RW
13:0	Reserved	保留	-	-

6.5.3.2 端口辅助功能配置寄存器 2 (GPIO_CTRL2)

Offset	Bit Position																															
0x308	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																								TCLK_DIV		TCLK_SEL		Reserved			
Access																									RW		RW					

位/位域	标记	位名	功能描述	读写
31:8	Reserved	保留	-	-
7:6	TCLK_DIV	tclk 输出分频选择	0b00: tclk 0b01: tclk/2 0b10: tclk/4 0b11: tclk/8	RW
5:4	TCLK_SEL	tclk 输出信号源选择	0b00: RC48M 0b01: RCL 0b10: HCLK 0b11: XTL	RW
3:0	Reserved	保留	-	-

6.5.3.3 端口辅助功能定时器 ETR 选择 (GPIO_TIMES)

Offset	Bit Position																															
0x310	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																ATIM3_E				Reserved				CTIM1_E				CTIM0_E			
Access																	RW								RW				RW			

位/位域	标记	位名	功能描述	读写
31:12	Reserved	保留	-	-
11:9	ATIM3_E	ATIM3 定时器 ETR 输入选择	参数选择详见下表	RW
8:6	Reserved	保留	-	-
5:3	CTIM1_E	CTIM1 定时器 ETR 输入选择	参数选择详见下表	RW
2:0	CTIM0_E	CTIM0 定时器 ETR 输入选择	参数选择详见下表	RW

取值	ATIM3_E	CTIM1_E	CTIM0_E
0b000	PX_SEL	PX_SEL	PX_SEL
0b001	LPUART0_RXD	LPUART1_RXD	LPUART0_RXD
0b010	LPUART1_RXD	VC1_OUT	VC0_OUT
0b011	VC0_OUT	Reserved	LVD_OUT
0b100	LVD_OUT	Reserved	Reserved
0b101	Reserved	Reserved	Reserved
0b110	Reserved	Reserved	Reserved
0b111	Reserved	Reserved	Reserved

6.5.3.4 端口辅助功能定时器捕获输入选择 (GPIO_TIMCPS)

Offset	Bit Position																															
0x314	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																				ATIM3_C0A		Reserved		CTIM1_C0		CTIM0_C0					
Access																					RW				RW		RW					

位/位域	标记	位名	功能描述	读写
31:12	Reserved	保留	-	-
11:9	ATIM3_C0A	ATIM3 定时器 CH0A 输入选择	参数选择详见下表	RW
8:6	Reserved	保留	-	-
5:3	CTIM1_C0	CTIM1 定时器 CH0 输入选择	参数选择详见下表	RW
2:0	CTIM0_C0	CTIM0 定时器 CH0 输入选择	参数选择详见下表	RW

取值	ATIM3_C0A	CTIM1_C0	CTIM0_C0
0b000	PX_SEL	PX_SEL	PX_SEL
0b001	LPUART0_RXD	LPUART0_RXD	LPUART1_RXD
0b010	LPUART1_RXD	VC0_OUT_O	VC1_OUT
0b011	VC1_OUT	Reserved	LVD_OUT
0b100	Reserved	Reserved	Reserved
0b101	Reserved	Reserved	Reserved
0b110	Reserved	Reserved	Reserved
0b111	Reserved	Reserved	Reserved

6.5.3.5 端口滤波配置寄存器 (GPIO_FLTCFG)

Offset	Bit Position																															
0x330	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																					FCLK_SEL	FCLK_DIV	PA0FLT_EN	PA8FLT_EN	PB0FLT_EN	Reserved					
Access																						RW	RW	RW	RW	RW						

位/位域	标记	位名	功能描述	读写
31:11	Reserved	保留	-	-
10	FCLK_SEL	滤波时钟源选择	0b0: HCLK 0b1: RC256K	RW
9:8	FCLK_DIV	滤波时钟分频配置	0b00: FCLK 0b01: FCLK/4 0b10: FCLK/16 0b11: FCLK/64	RW
7	PA0FLT_EN	PA0 滤波使能	0b0: 滤波关闭 0b1: 滤波使能	RW
6	PA8FLT_EN	PA8 滤波使能	0b0: 滤波关闭 0b1: 滤波使能	RW
5	PB0FLT_EN	PB0 滤波使能	0b0: 滤波关闭 0b1: 滤波使能	RW
4:0	Reserved	保留	-	-

6.5.4 端口功能选择寄存器

6.5.4.1 端口 Pxy 功能配置寄存器 (Pxy_SEL) (x=A/B/C/D/E/F)

偏移地址 (Offset) : 0x00+0x4*y (PA) (y=0~15) ;
0x40+0x4*y (PB) (y=0) ;

Offset	Bit Position																															
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																												SEL			
Access																																

位/位域	标记	位名	功能描述	读写
31:3	Reserved	保留	-	-
2:0	SEL	端口 Pxy 功能选择	0b000: GPIO 0b001: AF1 0b010: AF2 0b011: AF3 0b100: AF4 0b101: AF5 0b110: AF6 0b111: AF7  说明 AF1~AF7 的具体功能详见"端口数字复用功能"。	RW

7 高速集成电路总线 (HSI2C)

7.1 简介

I2C 是双线双向的同步串行总线，它利用一根时钟线和一根数据线在连接总线的两个器件之间进行信息的传递，为设备之间数据交换提供了一种简单高效的方法。每个连接到总线上的器件都有唯一的地址，任何器件既可以作为主机也可以作为从机，但同一时刻只允许有一个主机。I2C 标准是一个具有冲突检测机制和仲裁机制的真正意义上的多主机总线，它能在多个主机同时请求控制总线时利用仲裁机制避免数据冲突并保护数据。

本 I2C 模块符合 SMBus 总线规范 (Version 3)。SMBus 是一种单端简易双线总线，通常用于低带宽通信。

7.2 主要特性

HSI2C 支持：

- 支持标准、快速、高速模式。
- 从机模式下的高速模式 (Hs-mode)。
- 支持多主控，包括同步和仲裁。多主节点意味着可以存在任意数量的主节点。此外，主机模式和从机模式可以在传输间隙更改 (在发送 STOP 后)。
- 时钟延展：当存在多个 I2C 节点可能同时驱动线路时，如果任何 I2C 节点将线路驱动为低电平，则该线路将为低电平。开始传输逻辑 1 的 I2C 节点 (使其处于高电平) 可以检测到线路为低电平，从而知道另一个 I2C 节点同时处于活动状态。
- 当在 SCL 线上使用节点检测时，称为时钟延展，时钟延展用作多个从机的 I2C 流控制机制。
- 当在 SDA 线上使用节点检测时，称为仲裁，仲裁确保一次只有一个 I2C 节点发射器。
- 支持 7 位和 10 位寻址。
- 支持软件复位、启动字节 (也需要软件支持)。

HSI2C 主机支持：

- 一个字的命令/传输缓冲区 (8 位传输数据+3 位命令)，一个字的接收缓冲区 (8 位接收数据)。
- 命令缓冲区将在启动传输之前等待空闲的 I2C 总线。
- 命令缓冲区可以初始化 (重复) 启动和停止条件以及一个或多个主接收器传输。
- STOP 条件可以从命令缓冲区生成，也可以在传输缓冲区为空时自动生成。
- 灵活的接收数据匹配功能，可以在数据匹配时产生中断或丢弃不需要的数据。
- 标记和可选中断，用于表示重复启动条件、停止条件、仲裁失败、NACK 和命令字错误。
- 支持可配置的总线空闲超时和引脚拉低超时。

HSI2C 从机支持：

- 独立的 I2C 从机寄存器，以最大限度地减少主/从机之间切换带来的软件额外开销。
- 支持 SMBus 警报和广播地址。
- 支持传输数据寄存器中断，支持接收数据寄存器中断。
- 软件可控的 ACK 或 NACK，可配置的 ACK/NACK 位时钟延展。以避免传输缓冲区欠载和接收缓冲区溢出错误。
- 支持数据包末尾、STOP 条件或误码检测的标志和中断。

7.3 功能说明

7.3.1 系统框图




图 7-1 I2C 系统框图

7.3.2 协议描述

I2C 总线由一根时钟线（SCL），一根数据线（SDA）构成。所有的连接器件必须是漏极开路输出。SCL 和 SDA 线外接上拉电阻，电阻阻值取决于系统应用。

通常情况下，一个完整的通信过程包括下列 4 部分：

1. 开始条件
2. 地址传送
3. 数据传送
4. 停止条件




图 7-2 I2C 总线的时序图

7.3.3 主机模式

7.3.3.1 传输和指令缓冲区

传输缓存存储指令数据以启动各种 I2C 操作。只要启用 I2C（设置 MCR.MEN 位），就可以通过传输缓存区中的指令启动以下操作：

- 准备地址字节并设置 ACK 或 NACK 的启动或重复启动条件。
- 传输数据。
- 接收一个字节的的数据（也可以配置为丢弃接收数据，不存储在接收缓冲区中）。
- 停止条件（也可以配置为在传输缓冲区为空时发送停止条件）。

在启动条件和停止条件之间可以插入多个传输和接收命令；传输和接收命令不得交叉。接收数据命令、接收数据和丢弃命令可以交叉，以确保只有所需的接收数据存储在接收缓冲器中。

I2C 主机在接收数据命令的最后一个字节上自动发送 NACK，除非缓冲区中的下一个命令也是接收数据命令。如果在接收数据命令完成时发送缓冲区为空，则会自动发送 NACK。

所有传输完成后，应关闭 I2C 主机使能（MCR.MEN）。

7.3.3.2 主机操作

无论何时启动 I2C，它都会监视 I2C 总线，以检测 I2C 总线何时空闲（MSR.BBF）。如果 SCL 或 SDA 为低电平，则 I2C 总线不再被视为空闲；如果检测到停止条件或总线空闲超时（如 MCFGR2.BUSIDLE 所配置），I2C 总线将变为空闲。在 I2C 总线空闲后，传输缓冲区不为空，然后 I2C 主机在 I2C 总线上发起传输。参考以下步骤：

- 总线空闲等待时间等于 $(MCCR0.CLKLO+1)$ 乘以预分频器（MCFGR1.PRESCALE）。
- 使用主机时钟配置 0（MCCR0）中的时序配置发送启动条件和地址字节；如果配置为高速模式，则使用主机时钟配置 1（MCCR1）的时序配置。
- 根据传输缓冲区的配置，执行主机发送传输或主机接收传输。
- 在主机接收传输的最后一个字节上发送 NACK，除非发送缓冲区中的下一个命令也是接收数据命令，并且发送缓冲区不是空的。
- 重复启动或停止条件的发送由发送缓冲器或 MCFGR1.AUTOSTOP 进行配置。
- 当 I2C 主机被禁用时（MCR.MEN 被清除或模式输入），I2C 会持续清空传输缓冲区，直到停止条件被传输。然而，I2C 将不再暂停 I2C 总线等待传输或接收缓冲区，并且在传输缓冲区为空后，I2C 会自动生成停止条件。

I2C 主机可以在下面的特定条件下停止 I2C 总线；这导致 SCL 在字节的第一位持续拉低，直到条件解除：

- I2C 主设备已启用且正忙，传输缓冲区为空，MCFGR1.AUTOSTOP 已清除。
- I2C 主设备已启用并正在接收数据，接收数据未被丢弃（由于命令或接收数据匹配），接收缓冲区已满。

7.3.3.3 接收缓冲区和数据匹配

接收缓冲器用于在主机接收传输期间存储接收数据。接收数据还可以被配置为丢弃接收数据，而不是存储在接收缓冲区中；这是由传输缓冲器中的命令字配置的。

接收数据支持接收数据匹配功能，该功能可以将接收到的数据与两个字节之一或掩码数据字节进行匹配。数据匹配功能还可以被配置为仅比较上次（重复）启动条件以来的前一个或两个接收到的数据字。由于命令字而丢弃的接收数据无法设置数据匹配，并将第一个接收到的数据字上的匹配延迟到接收到丢弃的数据之后。接收器匹配功能还可以配置为丢弃所有接收数据，直到检测到数据匹配为止，使用 MCFGR0.RDMO 控制位。在数据匹配后清除 MCFGR0.RDMO 控制位，在清除 MSR.DMF 之前清除 MCFGR0.RDMO，以允许接收所有后续数据。

7.3.3.4 时序参数

I2C 主机可以配置以下时序参数。高速模式（主机时钟配置 1（MCCR1））和其他模式（主机时钟配置 0（MCCR0））的参数可以分别配置。这允许使用常规时序参数发送高速模式主机代码，然后切换到高速模式定时（在重复启动后），直到下一个停止条件产生。




图 7-3 I2C 总线时序参数图

I2C 主机（Master）的时序参数通常与 I2C 功能时钟周期相关，参数配置需要符合对应模式要求的规格。

表 7-1 主机时序参数

参数	符号	时序参数（I2C 功能时钟周期）
SCL 时钟周期	t_{SCL}	$(CLKHI+CLKLO+2+SCL_LATENCY) \times 2^{PRESALE}$
SCL 时钟低时间	t_{LOW}	$(CLKLO+1) \times 2^{PRESALE}$
SCL 时钟高时间	t_{HIGH}	$(CLKHI+1+SCL_LATENCY) \times 2^{PRESALE}$
SDA 保持时间	$t_{HD:STA}$	$(SETHOLD+1) \times 2^{PRESALE}$
SDA 建立时间	$t_{SU:DAT}$	$(SDA_LATENCY+1) \times 2^{PRESALE}$
SDA 保持时间	$t_{HD:DAT}$	$(DATAVD+1) \times 2^{PRESALE}$
重复的开始条件建立时间	$t_{SU:STA}$	$(SETHOLD+1+SCL_LATENCY) \times 2^{PRESALE}$
停止条件建立时间	$t_{SU:STO}$	$(SETHOLD+1+SCL_LATENCY) \times 2^{PRESALE}$
总线空闲（停止条件至开始条件）	t_{BUF}	$(CLKLO+1+SDA_LATENCY) \times 2^{PRESALE}$
数据有效时间	$t_{VD:DAT}$	$(DATAVD+1) \times 2^{PRESALE}$
数据有效确认时间	$t_{VD:ACK}$	$(DATAVD+1) \times 2^{PRESALE}$

下表定义了延迟参数，这些参数假设上升时间小于一个 I2C 功能时钟周期。上升时间取决于多个因素，包括 I/O 传播延迟、I2C 总线负载以及外部上拉电阻的阻值。较大的上升时间会增加信号通过同步器（和毛刺滤波器）所需的时钟周期数，从而增加延迟。

表 7-2 同步延迟

参数	定义
SCL_LATENCY	$\text{ROUNDDOWN}((2 + \text{FILTSCl} + \text{SCL_RISETIME}) / 2^{\text{PRESCALE}})$
SDA_LATENCY	$\text{ROUNDDOWN}((2 + \text{FILTSdA} + \text{SDA_RISETIME}) / 2^{\text{PRESCALE}})$

I2C 配置需要遵循以下时序限制，从而避免 I2C 总线上出现意外启动或停止，同时也可避免 I2C 主机检测到意外的启动或停止。当 SCL 在传输（重复）启动或停止条件之外为高电平时，SDA 不能改变。

表 7-3 I2C 时序参数限制

参数	最小值	最大值	说明
CLKLO	0x03	-	同时满足 $\text{CLKLO} > \text{SCL_LATENCY}$
CLKHI	0x01	-	配置 CLKHI 以满足 I2C 规范中的占空比要求
SETHOLD	0x02	-	同时满足 $\text{SETHOLD} > \text{SDA_LATENCY}$
DATAVD	0x01	$\text{CLKLO} - \text{SDA_LATENCY} - 1$	配置 DATAVD 以满足 I2C 规范中的数据保持要求
FILTSCl	0x00	$[\text{CLKLO} \times 2^{\text{PRESCALE}}] - 3$	FILTCSL 和 FILTSdA 是唯一不乘以 2^{PRESCALE} 的参数
FILTSdA	FILTSCl	$[\text{CLKLO} \times 2^{\text{PRESCALE}}] - 3$	配置大于 FILTSL 的 FILTSdA 可以延迟 SDA 输入，以补偿板级偏斜
BUSIDLE	$(\text{CLKLO} + \text{SETHOLD} + 2) \times 2$	-	同时满足 $\text{BUSIDLE} > \text{CLKHI} + 1$

时序参数必须配置为满足 I2C 规范的要求；这取决于所支持的模式和 I2C 功能时钟频率。当使用不同的时钟配置寄存器在两种模式之间切换时（例如，快速和高速模式），PRESCALE 系数必须在模式之间保持恒定。下面提供了一些示例时序配置。

表 7-4 I2C 示例时序配置

I2C 模式	时钟频率	波特率	PRESCALE	FILTSCl / FILTSdA	SETHOLD	CLKO	CLKHI	DATAVD
Fast	8MHz	400kpbs	0x0	0x0/0x0	0x04	0x0B	0x05	0x02
Fast+	8MHz	1Mbps	0x0	0x0/0x0	0x02	0x03	0x01	0x01
Fast	48MHz	400kpbs	0x0	0x1/0x1	0x1D	0x3E	0x35	0x0F
Fast	48MHz	400kpbs	0x2	0x1/0x1	0x07	0x11	0x0B	0x03
Fast+	48MHz	1Mbps	0x2	0x1/0x1	0x03	0x06	0x04	0x04
HS 模式	48MHz	3.2Mbps	0x0	0x0/0x0	0x07	0x08	0x03	0x01

7.3.3.5 错误条件说明

I2C 主机在活动时监控错误，以下情况会生成错误标志并阻止发送新的启动条件，直到该标志被软件清除：

- 检测到启动或停止条件，并且该条件不是由 I2C 主机生成的（设置 MSR.ALF）。
- 软件必须响应 MSR.ALF 标志，用于终止现有命令（通过设置 MCR.RST）。
- 在 SDA 上发送数据，并接收到不同的数据（设置 MSR.ALF）。
- 在传输数据时检测到 NACK，并且 MCFGR1.IGNACK 已清除（设置 MSR.NDF）。
- 检测到 NACK，并期望地址字节为 ACK，MCFGR1.IGNACK 为清除状态（设置 MSR.NDF）。
- 检测到 ACK，并预期地址字节为 NACK，MCFGR1.IGNACK 为清除状态（设置 MSR.NDF）。
- 传输缓冲区正在请求在没有启动条件的情况下传输或接收数据（设置 MSR.FEF）。
- SCL（或 SDA，如果设置了 MCFGR1.TIMECFG）在（MCFGR2.TIMELOW*256）预分频器周期内为低电平且没有发生电平转换（设置 MSR.PLTF）。

软件必须响应 MSR.PLTF 标志，用于终止现有命令（通过设置 MCR.RST）。

当 SCL 和 SDA 在（BUSIDLE+1）预分频器周期内保持高电平时，MCFGR2.BUSIDLE 字段可用于强制将 I2C 总线视为空闲。当 I2C 主机首次启用时，I2C 总线通常被认为是空闲的，但当 BUSIDLE 配置为大于零时，SCL 或 SDA 必须在（BUSIDLE+1）个预分频器周期内保持高电平，然后 I2C 总线才被认为空闲。

7.3.3.6 中断

下表列出了可以生成 I2C 主机中断的主机模式中断源。

标志	说明	中断	唤醒
TDF	数据可写入传输缓冲区	✓	-
RDF	可以从接收缓冲区读取数据	✓	-
EPF	主机已发送重复启动或停止条件	✓	-
SDF	主机已发送停止条件	✓	-
NDF	● 在地址字节期间，主机预期收到 ACK，但检测到 NACK ● 在地址字节期间，主机预期收到 NACK，但检测到 ACK ● 在主机发送数据字节期间，主机检测到 NACK	✓	-
ALF	● 由于在错误的时间检测到启动/停止条件，主机失去了仲裁 ● 或者主设备正在传输数据，但收到的数据与传输的数据不同	✓	-
FEF	主机期望命令缓冲区中出现启动条件，但命令缓冲区的下一个条目不是启动条件	✓	-
PLTF	引脚低超时已启用，SCL（或者已配置 SDA）保持低电平时间长于配置的超时时间	✓	-
DMF	接收到的数据与配置的数据匹配，但不会因命令缓冲区条目而丢弃	✓	-
MBF	I2C 主机正忙于发送/接收数据	-	-
BBF	I2C 主机已启用，在 I2C 总线上检测到活动，但未检测到停止状态，也未发生总线空闲超时（如果已启用）。	-	-

7.3.4 从机模式

为了在 I2C 总线上执行所有从机模式传输，I2C 从机逻辑独立于 I2C 主机逻辑运行。

7.3.4.1 地址匹配

I2C 从机可以配置：

- 在 7 位或 10 位寻址模式下匹配两个地址之一。
- 在 7 位或 10 位寻址模式下匹配一个地址范围。
- 匹配通用广播地址，并生成相应的标志。
- 匹配 SMBus 警报地址，并生成相应的标志。
- 检测高速模式主机代码，禁用数字滤波器和输出有效延迟时间，直到检测到下一个停止条件。

在匹配到有效地址后，I2C 从机会自动执行从机发送传输或从机接收传输，直到：

- 检测到 NACK（除非设置了 MCFGR1.IGNACK）
- 检测到比特错误（I2C 从机正在驱动 SDA，但采样了不同的值）
- 检测到（重复）启动或停止条件

7.3.4.2 发送和接收数据

- 传输和接收数据寄存器是双缓冲的，仅在从机发送传输和从机接收传输期间分别更新。
- 接收到的从机地址可以配置为从机接收数据寄存器或地址状态寄存器读取。
- 传输数据寄存器可以配置为仅在检测到从机发送传输后请求数据，或者在传输数据寄存器为空时请求新数据。
- 仅当传输数据标志置高时，才能写入传输数据寄存器。
- 仅当接收数据标志置高（或地址有效标志置高且 SCFGR1.RXCFG=1）时，才能读取接收数据寄存器。
- 仅当地址有效标志置高时，才能读取地址状态寄存器。

7.3.4.3 时钟延展

I2C 从机支持许多可配置的选项，用于执行时钟延展。可以配置以下条件来执行时钟延展：

- 在地址字节的第 9 个时钟脉冲期间，地址有效标志置高。
- 在从机发送传输的第 9 个时钟脉冲周期，传输数据标志置高。
- 在从机接收传输的第 9 个时钟脉冲期间，接收数据标志置高。
- 在地址字节或从机接收传输的第 8 个时钟脉冲期间，传输 ACK 标志置高。在高速模式下，此配置被禁用。
- 时钟延展也可以扩展到 CLKHOLD 周期，以允许额外的建立时间从外部的 SDA 引脚进行采样。在高速模式下，此配置被禁用。

除非通过 CLKHOLD 配置进行扩展，否则在启用时钟延展时，SDA 更新后，时钟延展将延展一个外围总线时钟周期。

7.3.4.4 时序参数

I2C 从机可以配置以下时序参数。当 SCR.FILTEN 清除时，或当 SCR.FILTDZ 在低电耗模式下置高时，或当 I2C 从机检测到高速模式时，禁用这些参数。禁用时，I2C 从机直接从 I2C 总线计时，可能无法满足 I2C 规范的所有时序要求（例如标准/快速模式下的 SDA 最小保持时间）。

- 从 SCL 下降沿到 SDA 变化的 SDA 数据有效时间
- 启用时钟延展时的 SCL 保持时间，以增加采样外部 SDA 时的建立时间
- SCL 毛刺过滤时间
- SDA 毛刺过滤时间

I2C 从机对时序参数有以下限制：

- FILTSDA 必须配置为大于或等于 FILTCSL（除非补偿 SDA 和 SCL 之间的板级偏移）。
- DATAVD 的配置必须小于最小 SCL 低电平周期。

7.3.4.5 错误条件说明

I2C 从机可以检测以下错误情况：

- 当 I2C 从机驱动 SDA 时，采样值与预期值不同，位错误标志会置高。
- 当发送数据欠载或接收数据溢出时，缓冲区错误标志会置高。为避免发生欠载和溢出，可打开时钟延展功能。
- 当 SCFGR1.RXCFG 置高时，如地址溢出，缓冲区错误标记会置高，否则不会标记地址溢出。为避免发生溢出的情况，可打开时钟延展功能。

当 SCL and/or SDA 一直处于低电平时，由于 I2C 从机没有超时监测功能。如果需要该功能，可使用 I2C 主机在检测到到这种情况时，由软件重置 I2C 从机。

7.3.4.6 中断

下表列出了 I2C 从机中断的从机模式中断源。

标志	说明	中断	唤醒
TDF	数据可以写入从机发送数据寄存器 (STDR)	✓	-
RDF	数据可以从机接收数据寄存器 (SRDR) 读取	✓	-
AVF	可以从机地址状态寄存器 (SASR) 读取地址	✓	✓
TAF	ACK/NACK 可以写入从机发送 ACK 寄存器 (STAR)	✓	-
RSF	从机检测到地址匹配，随后出现重复启动条件	✓	-
SDF	从机检测到地址匹配，随后出现停止条件	✓	-
BEF	从机正在传输数据，但收到的数据与传输的数据不同	✓	-
FEF	● 发送数据欠载 ● 接收数据溢出 ● 地址状态超限（当接收数据配置 SCFGR1.RXCFG=1 时） FEF 标志只能在禁用时钟延展时设置。	✓	-
AM0F	从机检测到与 SAMR.ADDR0 的地址匹配	✓	-
AM1F	从机检测到与 SAMR.ADDR1 的地址匹配或使用地址范围	✓	-
GCF	从机检测到与常规呼叫地址匹配的地址	✓	-
SARF	从机检测到与 SMBus 警报地址匹配的地址	✓	-
SBF	I2C 从机正忙于接收地址字节或正在发送/接收数据	-	-
BBF	I2C 从机已启用，在 I2C 总线上检测到启动条件，但未检测到停止条件	-	-

7.4 寄存器

7.4.1 寄存器总表

HSI2C 基地址: 0x4000BC00

表 7-7 高速集成电路总线 (HSI2C) 寄存器偏移地址

偏移地址	寄存器	描述
0x010	I2C_MCR	主机控制寄存器
0x014	I2C_MSR	主机状态寄存器
0x018	I2C_MIER	主机中断使能寄存器
0x01C	I2C_MSCR	主机状态清除寄存器
0x020	I2C_MCFGR0	主机配置 0 寄存器
0x024	I2C_MCFGR1	主机配置 1 寄存器
0x028	I2C_MCFGR2	主机配置 2 寄存器
0x02C	I2C_MCFGR3	主机配置 3 寄存器
0x030	I2C_MCCR0	主机时钟配置 0 寄存器
0x034	I2C_MCCR1	主机时钟配置 1 寄存器
0x038	I2C_MTDR	主机发送数据寄存器
0x03C	I2C_MRDR	主机接收数据寄存器
0x040	I2C_MDMR	主机数据配置寄存器
0x110	I2C_SCR0	从机控制 0 寄存器
0x114	I2C_SSR	从机状态寄存器
0x118	I2C_SIER	从机中断使能寄存器
0x11C	I2C_SSCR	从机状态清除寄存器
0x120	I2C_SCR1	从机控制 1 寄存器
0x124	I2C_SCR2	从机控制 2 寄存器
0x128	I2C_STAR	从机发送 ACK 寄存器
0x12C	I2C_STDR	从机发送数据寄存器
0x130	I2C_SRDR	从机接收数据寄存器
0x140	I2C_SADDR	从机地址寄存器
0x150	I2C_SASR	从机地址状态寄存器

7.4.2 主机控制寄存器 (I2C_MCR)

Offset	Bit Position																																	
0x010	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved																														DBGEN	DOZEN	RST	MEN
Access																															RW	RW	RW	RW

位/位域	标记	位名	功能描述	读写
31:4	Reserved	保留	-	-
3	DBGEN	调试启用	在调试模式下启用主机。 0b0: 在调试模式中禁用主机 0b1: 在调试模式中启用主机	RW
2	DOZEN	启用休眠模式	在休眠模式下启用或禁用主机。 0b0: 主机在休眠模式中启用 0b1: 主机在休眠模式中禁用	RW
1	RST	软件重置	0b0: 主机逻辑不重置 0b1: 主机逻辑重置 重置所有内部主机逻辑和寄存器，主控制 (MCR) 寄存器除外。RST 保持置位，直到被软件清除。重置立即生效，并保持置位，直到被软件清除。清除软件重置之前不需要最小延迟。	RW
0	MEN	主机启用	0b0: 禁用主机逻辑 0b1: 启用主机逻辑	RW

7.4.3 主机状态寄存器 (I2C_MSR)

Offset	Bit Position																															
0x014	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000001																															
Name	Reserved								Reserved							DMF	PLTF	FEF	ALF	NDF	SDF	EPF		Reserved							RDF	TDF
Access							RO	RO							RO	RO	RO	RO	RO	RO	RO	RO								RO	RO	

位/位域	标记	位名	功能描述	读写
31:26	Reserved	保留	-	-
25	BBF	总线忙碌标志	0b0: I2C 总线空闲 0b1: I2C 总线忙碌	RO
24	MBF	主机忙碌标志	0b0: I2C 主机空闲 0b1: I2C 主机忙碌	RO
23:15	Reserved	保留	-	-
14	DMF	数据匹配标志	0b0: 尚未收到匹配数据 0b1: 已收到匹配数据 表示接收的数据已与 MDMR.MATCH0 和/或 MDMR.MATCH1 字段匹配 (由 MCFGR1.MATCFG 配置)。由于 CMD 字段而丢弃的接收数据不会导致 DMF 设置。	RO
13	PLTF	引脚低超时标志	0b0: 引脚低电平超时未发生或已禁用 0b1: 引脚低电平超时已发生 在 SCL 和/或 SDA 输入低超过引脚低周期 (引脚低超时, MCFGR3.PINLOW) 时设置, 即使 I2C 主机空闲。 1. 软件负责解决引脚低条件 2. 只要引脚低超时持续, 就不能清除 PLTF 3. 在 I2C 可以开始启动条件之前, 必须清除 PLTF。	RO
12	FEF	缓冲区错误标志	0b0: 无错误 0b1: 在没有 START 条件的情况下发送或接收数据的主机 检测在未首先生成 (重复) START 条件的情况下发送或接收数据的尝试。当 MCFGR1.AUTOSTOP=1 时, 如果传输缓冲器下溢, 则可能发生这种情况。当设置了 FEF 时, I2C 主机发送 STOP 条件 (如果忙碌), 并且在 FEF 被清除之前不会启动新的 START 条件。	RO
11	ALF	仲裁丢失标志	0b0: 主机未丢失仲裁 0b1: 主机丢失仲裁 如果存在以下任一条件会置位: - I2C 主机传输逻辑 1, 并在 I2C 总线上检测逻辑 0 - I2C 主机在传输数据时检测 START 或 STOP 条件 当 ALF 设置时, I2C 主机释放 I2C 总线 (变为空闲), 并且在 ALF 被清除之前, I2C 主机不会启动新的 START 条件。	RO

位/位域	标记	位名	功能描述	读写
10	NDF	NACK 检测标志	● 0b0: 未检测到不期望 NACK ● 0b1: 检测到不期望 NACK 如果 I2C 主机在传输地址或数据时检测到它不期望的 NACK 会置位。置位后, 在 NDF 被清除之前, 主机不会开始新的启动条件。如果给定地址需要 NACK (由命令字配置), 如果未生成 NACK, 则 NDF 置位。NDF 置位时, 如果 MCFGR1.AUTOSTOP=1, 或传输缓冲区不为空, I2C 主机自动传输 STOP 条件。	RO
9	SDF	停止检测标志	● 0b0: 主机未生成 STOP 情况 ● 0b1: 主机已生成 STOP 情况 当 I2C 主机生成停止条件时置位。	RO
8	EPF	结束数据包标志	● 0b0: 主机未生成 STOP 或重复 START 条件 ● 0b1: 主机已生成 STOP 和重复 START 条件 当 I2C 主机生成重复的启动条件或停止条件时置位。主机首次生成启动条件时不会置位。	RO
7:2	Reserved	保留	-	-
1	RDF	接收数据标志	● 0b0: 接收数据未就绪 ● 0b1: 接收数据就绪 每当接收缓冲区已满时, 都会置位接收数据标志 RDF。	RO
0	TDF	发送数据标志	● 0b0: 发送数据请求未产生 ● 0b1: 发送数据请求已产生 当传输缓冲区为空时 TDF 置位。	RO

7.4.4 主机中断使能寄存器 (I2C_MIER)

Offset	Bit Position																																	
0x018	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved																										Reserved							
																			DMIE	PLTIE	FEIE	ALIE	NDIE	SDIE	EPIE							RDIE	TDIE	
Access																			RW	RW	RW	RW	RW	RW	RW							RW	RW	

位/位域	标记	位名	功能描述	读写
31:15	Reserved	保留	-	-
14	DMIE	数据匹配中断使能	0b0: 禁用 0b1: 使能	RW
13	PLTIE	引脚低超时中断使能	0b0: 禁用 0b1: 使能	RW
12	FEIE	缓冲区错误中断使能	0b0: 禁用 0b1: 使能	RW
11	ALIE	仲裁丢失中断使能	0b0: 禁用 0b1: 使能	RW
10	NDIE	NACK 检测中断使能	0b0: 禁用 0b1: 使能	RW
9	SDIE	停止检测中断使能	0b0: 禁用 0b1: 使能	RW
8	EPIE	结束数据包中断使能	0b0: 禁用 0b1: 使能	RW
7:2	Reserved	保留	-	-
1	RDIE	接收数据中断使能	0b0: 禁用 0b1: 使能	RW
0	TDIE	发送数据中断使能	0b0: 禁用 0b1: 使能	RW

7.4.5 主机状态清除寄存器 (I2C_MSCR)

Offset	Bit Position																																	
0x01C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved																			DMC	PLTC	FEC	ALC	NDC	SDC	EPC	Reserved							
Access																			WO	WO	WO	WO	WO	WO	WO	WO								

位/位域	标记	位名	功能描述	读写
31:15	Reserved	保留	-	-
14	DMC	数据匹配标志清除	写 1 清除标志位，写 0 无效	WO
13	PLTC	引脚低超时标志清除	写 1 清除标志位，写 0 无效	WO
12	FEC	缓冲区错误标志清除	写 1 清除标志位，写 0 无效	WO
11	ALC	仲裁丢失标志清除	写 1 清除标志位，写 0 无效	WO
10	NDC	NACK 检测标志清除	写 1 清除标志位，写 0 无效	WO
9	SDC	停止检测标志清除	写 1 清除标志位，写 0 无效	WO
8	EPC	结束数据包标志清除	写 1 清除标志位，写 0 无效	WO
7:0	Reserved	保留	-	-

7.4.6 主机配置 0 寄存器 (I2C_MCFGR0)

Offset	Bit Position																																			
0x020	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
Reset	0x00000000																																			
Name	Reserved																															HRSEL		HRPOL		HREN
Access																																RW		RW		RW

位/位域	标记	位名	功能描述	读写
31:3	Reserved	保留	-	-
2	HRSEL	主机请求选择	0b0: 主机请求输入为引脚 HREQ 0b1: 主机请求输出为输入触发器 选择主机请求输入来源。启用主机请求时，HRSEL 应保持静态（主机请求选择不应更改）。	RW
1	HRPOL	主机请求极性配置	0b0: 低电平有效 0b1: 高电平有效 主机请求引脚的极性配置。启用主机请求时，HRPOL 应保持静态（主机请求极性不应更改）。	RW
0	HREN	主机请求启用	0b0: 禁用主机请求输入 0b1: 启用主机请求输入 当主机启用时，I2C 主机仅在主机请求输入被置位且总线空闲时启用启动条件。重复的启动不受主机请求的影响。	RW

7.4.7 主机配置 1 寄存器 (I2C_MCFGR1)



说明

仅当 I2C 主机被禁用时，才可以修改本寄存器。

Offset	Bit Position																																										
0x024	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0											
Reset	0x00000000																																										
Name	Reserved																MATCFG		RDMO	Reserved	TIMECFG	IGNACK	AUTOSTOP	Reserved						PRESCALE													
Access																	RW		RW		RW		RW																			RW	

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:13	MATCFG	匹配配置	配置以下数值会导致 MSR.DMF 被置位。请参阅主机数据匹配 (MDMR)。 0b000: 禁用匹配 0b001: Reserved 0b010: 启用匹配 (第一个数据字等于 MDMR.MATCH0 或 MDMR.MATCH1) 0b011: 启用匹配 (任何数据字等于 MDMR.MATCH0 或 MDMR.MATCH1) 0b100: 启用匹配 (第一个数据字等于 MDMR.MATCH0 并且第二个数据字等于 MDMR.MATCH1) 0b101: 启用匹配 (任何数据字等于 MDMR.MATCH0 并且下一个数据字等于 MDMR.MATCH1) 0b110: 启用匹配 (第一个数据字逻辑与 MDMR.MATCH1 等于 MDMR.MATCH0 逻辑与 MDMR.MATCH1) 0b111: 启用匹配任何数据字逻辑与 MDMR.MATCH1 等于 MDMR.MATCH0 逻辑与 MDMR.MATCH1)	RW
12	RDMO	仅接收数据匹配	0b0: 接收的数据存储在接收缓冲器中 0b1: 除非设置了数据匹配标志 (MSR.DMF)，否则丢弃接收的数据 启用时，将丢弃不会导致数据匹配标志 (MSR.DMF) 置位的所有接收数据。MSR.DMF 置位后，RDMO 配置被忽略。禁用 RDMO 时，请在清除 MSR.DMF 之前清除 RDMO，以确保没有接收数据丢失。	RW
11	Reserved	保留	-	-
10	TIMECFG	超时配置	0b0: MSR.PLTF 置位如果 SCL 低电平持续时间超过配置的超时 0b1: MSR.PLTF 置位如果 SCL 或 SDA 低电平持续时间超过配置的超时 TIMECFG 配置引脚低电平超时标志字段 (MSR.PLTF) 的超时置位。	RW

位/位域	标记	位名	功能描述	读写
9	IGNACK	IGNACK 配置	● 0b0: I2C 主机正常接收 ACK/NACK ● 0b1: I2C 主机将接收的 NACK 视为 ACK 设置时, 接收的 NACK 字段被忽略, 并假设为 ACK.IGNACK 位需要在超快速模式下设置。	RW
8	AUTOSTOP	自动停止生成	● 0b0: 无效果 ● 0b1: 每当传输缓冲器为空且 I2C 主机忙时, 自动生成 STOP 状态 启用时, 每当 I2C 主机忙碌且传输缓冲器为空时, 就会生成停止条件; 也可以使用传输缓冲器命令生成 STOP 条件。	RW
7:3	<i>Reserved</i>	<i>保留</i>	-	-
2:0	PRESCALE	预分频器配置	配置用于所有 I2C 主机的时钟预分频器, 数字毛刺滤波器除外。 ● 0b000: Divide by 1 ● 0b001: Divide by 2 ● 0b010: Divide by 4 ● 0b011: Divide by 8 ● 0b100: Divide by 16 ● 0b101: Divide by 32 ● 0b110: Divide by 64 ● 0b111: Divide by 128	RW

7.4.8 主机配置 2 寄存器 (I2C_MCFGR2)



说明

仅当 I2C 主机被禁用时，才可以修改本寄存器。

Offset	Bit Position																																
0x028	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reset	0x80800000																																
Name	FILTBPSDA	Reserved			FILTSDA				FILTBPSCL	Reserved			FILTSCL				Reserved			BUSIDLE													
Access	RW				RW				RW				RW							RW													

位/位域	标记	位名	功能描述	读写
31	FILTBPSDA	模拟滤波器 SDA 旁路	0b0: SDA 通过模拟滤波器 0b1: SDA 旁路模拟滤波器	RW
30:28	Reserved	保留	-	-
27:24	FILTSDA	毛刺滤波器 SDA	为 SDA 输入配置 I2C 主机数字毛刺滤波器。 - 配置为 0 将禁用毛刺滤波器 - 等于或小于 FILTSDA 周期长的毛刺被过滤掉并忽略 - 通过毛刺滤波器的延迟等于 FILTSDA 周期，并且必须配置为小于最小 SCL 低电平或高电平周期 - 毛刺滤波器周期计数不受 PRESCALE 配置的影响，并且在高速模式下自动绕过毛刺滤波器周期数	RW
23	FILTBPSCL	模拟滤波器 SCL 旁路	0b0: SCL 通过模拟滤波器 0b1: SCL 旁路模拟滤波器	RW
22:20	Reserved	保留	-	-
19:16	FILTSCL	毛刺滤波器 SCL	为 SCL 输入配置 I2C 主数字毛刺滤波器。 - 配置为 0 会禁用毛刺滤波器 - 等于或小于 FILTSCL 周期的毛刺被过滤掉并忽略。FILTSCL 周期基于功能时钟 - 通过毛刺滤波器的延迟等于 FILTSCL 周期，并且必须配置为小于最小 SCL 低周期或高周期 - 毛刺滤波器周期计数不受 PRESCALE 配置的影响，并且在高速模式下自动绕过毛刺滤波器周期计数	RW
15:12	Reserved	保留	-	-
11:0	BUSIDLE	总线空闲超时	以时钟周期为单位配置总线空闲超时周期。 - 如果 SCL 和 SDA 的高值持续超过 BUSIDLE 周期，则假设 I2C 总线空闲，并且主机可以生成启动条件 - 当总线空闲超时设置为零时，总线空闲超时被禁用	RW

7.4.9 主机配置 3 寄存器 (I2C_MCFGR3)



说明

仅当 I2C 主机被禁用时，才可以修改本寄存器。

Offset	Bit Position																																					
0x02C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
Reset	0x00000000																																					
Name	Reserved												PINLOW												Reserved													
Access													RW																									

位/位域	标记	位名	功能描述	读写
31:20	Reserved	保留	-	-
19:8	PINLOW	引脚低超时	以时钟周期为单位配置引脚低超时标志。 1. 如果 SCL 或 SCL/SDA 二者之一的低电平持续时间超过 (PINLOW*256) 个周期，则 MSR.PLTF 被置位。 2. 当引脚低超时设置为零时，引脚低超时功能被禁用。	RW
7:0	Reserved	保留	-	-

7.4.10 主机时钟配置 0 寄存器 (I2C_MCCR0)



说明

当 I2C 主机启用时，无法更改本寄存器，并用于标准、快速、快速模式加和超快速传输。

Offset	Bit Position																															
0x030	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved	DATAVD						Reserved	SETHOLD						Reserved	CLKHI						Reserved	CLKLO									
Access		RW							RW							RW							RW									

位/位域	标记	位名	功能描述	读写
31:30	Reserved	保留	-	-
29:24	DATAVD	数据有效延迟	用作 SDA 数据保持时间的最小周期数（减 1）。配置时间必须小于最小 SCL 低周期。	RW
23:22	Reserved	保留	-	-
21:16	SETHOLD	建立保持延迟	主机在这些条件下使用的最小周期数（减 1）： 1. 启动条件的保持时间 2. 重复启动条件的建立和保持时间 3. 停止条件的建立时间 建立时间会延长检测到外部 SCL 引脚上上升沿所需的时间。忽略由于外部负载导致的任何额外板延迟，这段时间等于 $(2 + \text{FILTSCl}) / 2^{\text{PRESCALE}}$ 个周期。	RW
15:14	Reserved	保留	-	-
13:8	CLKHI	时钟高周期	SCL 时钟被主机驱动为高电平的最小周期数（减 1）。 SCL 高时间延长为检测外部 SCL 引脚上的上升沿所需的时间。忽略由于外部负载导致的任何额外板延迟，该时间等于 $(2 + \text{FILTSCl}) / 2^{\text{PRESCALE}}$ 周期。	RW
7:6	Reserved	保留	-	-
5:0	CLKLO	时钟低周期	SCL 时钟被主机驱动为低电平的最小周期数（减 1）。 时钟低周期值也用于停止和启动条件之间的最小总线空闲时间；这被扩展为检测外部 SCL 引脚上的上升沿所需的时间。忽略由于外部负载导致的任何额外板延迟，该时间等于 $(2 + \text{FILTSCl}) / 2^{\text{PRESCALE}}$ 周期。	RW

7.4.11 主机时钟配置 1 寄存器 (I2C_MCCR1)



说明

当 I2C 主设备启用并用于高速模式传输时，无法更改本寄存器。高速模式的单独时钟配置允许在切换到高速模式（由 MCCR1 配置时序）之前，在快速模式（由主时钟配置 0 (MCCR0) 配置时序）下进行仲裁。

Offset	Bit Position																															
0x034	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved	DATAVD						Reserved	SETHOLD						Reserved	CLKHI						Reserved	CLKLO									
Access		RW							RW							RW							RW									

位/位域	标记	位名	功能描述	读写
31:30	Reserved	保留	-	-
29:24	DATAVD	数据有效延迟	用作 SDA 数据保持时间的最小周期数（减 1）。配置时间必须小于最小 SCL 低周期。	RW
23:22	Reserved	保留	-	-
21:16	SETHOLD	建立保持延迟	主机在这些条件下使用的最小周期数（减 1）： 1. 启动条件的保持时间 2. 重复启动条件的建立和保持时间 3. 停止条件的建立时间 建立时间会延长检测到外部 SCL 引脚上上升沿所需的时间。忽略由于外部负载导致的任何额外板延迟，这段时间等于 $(2 + \text{FILTSCl}) / 2^{\text{PRESCALE}}$ 个周期。	RW
15:14	Reserved	保留	-	-
13:8	CLKHI	时钟高周期	SCL 时钟被主机驱动为高电平的最小周期数（减 1）。 SCL 高时间延长为检测外部 SCL 引脚上的上升沿所需的时间。忽略由于外部负载导致的任何额外板延迟，该时间等于 $(2 + \text{FILTSCl}) / 2^{\text{PRESCALE}}$ 周期。	RW
7:6	Reserved	保留	-	-
5:0	CLKLO	时钟低周期	SCL 时钟被主机驱动为低电平的最小周期数（减 1）。 时钟低周期值也用于停止和启动条件之间的最小总线空闲时间；这被扩展为检测外部 SCL 引脚上的上升沿所需的时间。忽略由于外部负载导致的任何额外板延迟，该时间等于 $(2 + \text{FILTSCl}) / 2^{\text{PRESCALE}}$ 周期。	RW

7.4.12 主机发送数据寄存器 (I2C_MTDR)

Offset	Bit Position																															
0x038	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																				CMD		DATA									
Access																					WO		WO									

位/位域	标记	位名	功能描述	读写
31:11	Reserved	保留	-	-
10:8	CMD	命令数据	0b000: 发送 DATA[7:0] 0b001: 接收 (DATA[7:0]+1) 字节 0b010: 生成 STOP 条件 0b011: 接收和丢弃 (DATA[7:0]+1) 字节 0b100: 生成 (重复) START 和发送地址在 DATA[7:0] 0b101: 生成 (重复) START 和发送地址在 DATA[7:0]。此传输期望返回 NACK 0b110: 在高速模式生成 (重复) START 和发送地址在 DATA[7:0] 0b111: 在高速模式生成 (重复) START 和发送地址在 DATA[7:0]中。此传输期望返回 NACK	WO
7:0	DATA	发送数据	对数据执行 8 位写入且零扩展 CMD 字段	WO

7.4.13 主机接收数据寄存器 (I2C_MRDR)



说明

读取接收数据寄存器会返回 I2C 主机接收的尚未丢弃的数据。

Offset	Bit Position																															
0x03C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00004000																															
Name	Reserved																		RXEMPTY		Reserved							DATA				
Access																			RO													

位/位域	标记	位名	功能描述	读写
31:15	Reserved	保留	-	-
14	RXEMPTY	RX Empty	RXEMPTY 给出主接收数据缓冲区的空状态 0b0: 接收缓冲区不为空 0b1: 接收缓冲区为空	RO
13:8	Reserved	保留	-	-
7:0	DATA	接收数据	接收数据可以由于 CMD 字段而丢弃，或者可以将主机配置为丢弃不匹配的数据	RO

7.4.14 主机数据配置寄存器 (I2C_MDMR)



说明

仅当 I2C 主机被禁用或空闲时，才可以修改本寄存器。

Offset	Bit Position																															
0x040	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved								MATCH1								Reserved								MATCH0							
Access									RW																RW							

位/位域	标记	位名	功能描述	读写
31:24	Reserved	保留	-	-
23:16	MATCH1	匹配 1 值	启用接收数据匹配时与接收数据进行比较	RW
15:8	Reserved	保留	-	-
7:0	MATCH0	匹配 0 值	启用接收数据匹配时与接收数据进行比较	RW

7.4.15 从机控制 0 寄存器（I2C_SCR0）

Offset	Bit Position																															
0x110	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																														RST	SEN
Access																															RW	RW

位/位域	标记	位名	功能描述	读写
31:2	Reserved	保留	-	-
1	RST	软件重置	0b0：从机模式逻辑不重置 0b1：从机模式逻辑重置 重置立即生效，并保持置位，直到被软件清除。在清除软件重置之前，不需要最小延迟。	RW
0	SEN	从机启用	启用 I2C 从机模式 0b0：I2C 从机模式被禁用 0b1：I2C 从机模式被启用	RW

7.4.16 从机状态寄存器 (I2C_SSR)

Offset	Bit Position																																													
0x114	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0														
Reset	0x00000000																																													
Name	Reserved								Reserved									SARF	GCF	AM1F	AM0F	FEF		BEF		SDF		RSF		Reserved					TAF		AVF		RDF		TDF					
Access							RO	BBF											RO	SARF	RO	GCF	RO	AM1F	RO	AM0F	RO	FEF		RO	BEF		RO	SDF	RO	RSF			RO	TAF	RO	AVF	RO	RDF	RO	TDF

位/位域	标记	位名	功能描述	读写
31:26	Reserved	保留	-	-
25	BBF	总线忙标志	0b0: I2C 总线空闲 0b1: I2C 总线忙	RO
24	SBF	从机忙标志	0b0: I2C 从机空闲 0b1: I2C 从机忙	RO
23:16	Reserved	保留	-	-
15	SARF	SMBus 警报响应标志	0b0: SMBus 报警响应被禁用或未检测到 0b1: SMBus 报警响应被启用并检测到  说明 - 通过读取从机地址状态 (SASR) 寄存器来清除 SARF。 - SARF 无法生成异步唤醒。	RO
14	GCF	广播呼叫标志	指示从机是否检测到广播呼叫地址。 0b0: 从机未检测到广播呼叫地址或广播呼叫地址被禁用 0b1: 从机检测到广播呼叫地址  说明 - 通过读取从机地址状态 (SASR) 寄存器来清除广播呼叫标志。 - 广播呼叫标志无法生成异步唤醒。	RO
13	AM1F	地址匹配 1 标志	表示所接收的地址已与 SCFGR1.ADDRCFG 配置的 ADDR1 字段或 ADDR0 到 ADDR1 范围匹配。 0b0: 尚未收到 ADDR1 或 ADDR0/ADDR1 范围匹配地址 0b1: 已收到 ADDR1.ADDR0/ADDR1 区域匹配地址  说明 - 读取从地址状态 (SASR) 寄存器会清除地址匹配 1 标志。 - 地址匹配 1 标志无法生成异步唤醒。 当将 SCFGR1.ADDRCFG 配置为 0x6 或 0x7 时, 请使用地址 ADDR0/ADDR1 区域匹配, 如果 ADDR0>ADDR1, AM1F 将为 0。	RO

位/位域	标记	位名	功能描述	读写
12	AM0F	地址匹配 0 标志	表示接收的地址已与 SCFGR1.ADDRCFG 配置的 ADDR0 字段匹配。 ● 0b0: 尚未接收到 ADDR0 匹配地址 ● 0b1: 已接收到 ADDR0 匹配地址  说明 1. 通过读取从地址状态 (SASR) 寄存器来清除 AM0F。 2. AM0F 无法生成异步唤醒。	RO
11	FEF	缓冲区错误标志	FEF 只能在禁用时钟延展时置位。 ● 0b0: 未检测到缓冲区下溢或上溢 ● 0b1: 检测到缓冲区下溢或上溢	RO
10	BEF	位错误标志	● 0b0: 从机未检测到位错误 ● 0b1: 从机检测到位错误  说明 如果 I2C 从机发送逻辑 1 并在 I2C 总线上检测到逻辑 0, 则位错误标志 BEF 置位。从机忽略传输的其余部分, 直到下一个 (重复) START 条件。	RO
9	SDF	STOP 检测标志	● 0b0: 从机未检测到 STOP ● 0b1: 从机检测到 STOP SDF 在 I2C 从机检测到 STOP 条件且 I2C 从机与最后一个地址字节匹配时置位。	RO
8	RSF	重复启动标志	● 0b0: 从机未检测到重复启动条件 ● 0b1: 从机检测到重复启动条件 当 I2C 从机检测到重复启动条件, 并且如果 I2C 从机匹配最后一个地址字节, 则置位重复启动标志 RSF。当从机首次检测到启动条件时, RSF 不置位。	RO
7:4	Reserved	保留	-	-
3	TAF	发送 ACK 标志	● 0b0: 不需要发送 ACK/NACK ● 0b1: 需要发送 ACK/NACK TAF 通过写入从发送确认 (STAR) 寄存器来清除。	RO
2	AVF	地址有效标志	● 0b0: 地址状态寄存器无效 ● 0b1: 地址状态寄存器有效 通过读取从机地址状态 (SASR) 寄存器来清除地址有效标志 AVF。当 SCFGR1.RXCFG=1 时, SSR.AVF 也通过读取从接收数据 (SRDR) 寄存器来清除。	RO
1	RDF	接收数据标志	● 0b0: 接收数据未就绪 ● 0b1: 接收数据就绪 通过读取从机接收数据 (SRDR) 寄存器来清除接收数据标志 RDF。当 SCFGR1.RXCFG=1 时, 如果 SSR.AVF 被置位, 读取从机接收数据 (SRDR) 寄存器时, RDF 不会被清除。	RO

位/位域	标记	位名	功能描述	读写
0	TDF	发送数据标志	● 0b0：未请求发送数据 ● 0b1：请求发送数据 通过将写入从机传输数据（STDR）寄存器来清除发送数据标志 TDF。当 SCFGR1.TXCFG=0 时，如果检测到 NACK 或重复启动或停止条件，则 TDF 也被清除。	RO

Preliminary

7.4.17 从机中断使能寄存器 (I2C_SIER)

Offset	Bit Position																																													
0x118	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0														
Reset	0x00000000																																													
Name	Reserved																	SARIE		GCIE		AM1IE		AM0IE		FEIE		BEIE		SDIE		RSIE	Reserved					TAIE		AVIE		RDIE		TDIE		
Access																		RW		RW		RW		RW		RW		RW		RW		RW		RW						RW		RW		RW		RW

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15	SARIE	SMBus 警报响应中断启用	0b0: 禁用 0b1: 使能	RW
14	GCIE	广播呼叫中断使能	0b0: 禁用 0b1: 使能	RW
13	AM1IE	地址匹配 1 中断使能	0b0: 禁用 0b1: 使能	RW
12	AM0IE	地址匹配 0 中断使能	0b0: 禁用 0b1: 使能	RW
11	FEIE	缓冲错误中断使能	0b0: 禁用 0b1: 使能	RW
10	BEIE	位错误中断使能	0b0: 禁用 0b1: 使能	RW
9	SDIE	停止检测中断使能	0b0: 禁用 0b1: 使能	RW
8	RSIE	重复启动中断使能	0b0: 禁用 0b1: 使能	RW
7:4	Reserved	保留	-	-
3	TAIE	发送 ACK 中断使能	0b0: 禁用 0b1: 使能	RW
2	AVIE	地址有效中断使能	0b0: 禁用 0b1: 使能	RW
1	RDIE	接收数据中断使能	0b0: 禁用 0b1: 使能	RW
0	TDIE	发送数据中断使能	0b0: 禁用 0b1: 使能	RW

7.4.18 从机状态清除寄存器 (I2C_SSCR)

Offset	Bit Position																																									
0x11C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0										
Reset	0x00000000																																									
Name	Reserved																				WO		FEC		WO		BEC		WO		SDC		WO		RSC		Reserved					
Access																					WO		FEC		WO		BEC		WO		SDC		WO		RSC							

位/位域	标记	位名	功能描述	读写
31:12	Reserved	保留	-	-
11	FEC	缓冲区错误标志清除	写 1 清除标志位，写 0 无效	WO
10	BEC	位错误标志清除	写 1 清除标志位，写 0 无效	WO
9	SDC	停止检测标志清除	写 1 清除标志位，写 0 无效	WO
8	RSC	重复开始标志清除	写 1 清除标志位，写 0 无效	WO
7:0	Reserved	保留	-	-

7.4.19 从机控制 1 寄存器 (I2C_SCR1)



说明

仅当 I2C 从机被禁用时，才可以修改本寄存器。

Offset	Bit Position																															
0x120	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved														ADDRMODE		Reserved		HSMEN	IGNACK	RXCFG	TXCFG	SAEN	GCEN	Reserved		ACKSTALL	TXDSTALL	RXSTALL	ADRSTALL		
Access															RW				RW	RW	RW	RW	RW	RW			RW	RW	RW	RW		

位/位域	标记	位名	功能描述	读写
31:19	Reserved	保留	-	-
18:16	ADDRMODE	地址模式	选择导致地址匹配的条件 0b000: 地址匹配 0 (7-bit) 0b001: 地址匹配 0 (10-bit) 0b010: 地址匹配 0 (7-bit) 或地址匹配 1 (7-bit) 0b011: 地址匹配 0 (10-bit) 或地址匹配 1 (10-bit) 0b100: 地址匹配 0 (7-bit) 或地址匹配 1 (10-bit) 0b101: 地址匹配 0 (10-bit) 或地址匹配 1 (7-bit) 0b110: 从地址匹配 0 (7-bit) 到地址匹配 1 (7-bit) 0b111: 从地址匹配 0 (10-bit) 到地址匹配 1 (10-bit)	RW
15:14	Reserved	保留	-	-
13	HSMEN	高速模式启用	0b0: 禁用 HS 模式主机代码的检测 0b1: 启用 HS 模式主机代码的检测 从机地址 0000_1XX 的高速模式主机代码的检测，但不会导致该代码上的地址匹配。当置位并检测到任何 HS 模式主机代码时，SCR.FILTEN 和 SCFGR1.ACKSTALL 位被忽略，直到检测到下一个 STOP 条件。	RW
12	IGNACK	忽略 NACK	0b0: 检测到 NACK 时从机结束传输 0b1: 检测到 NACK 时从机不结束传输 当置位忽略 NACK 时，I2C 从机在检测到 NACK 后继续传输。在超快速模式下需要置位忽略 NACK 位。	RW
11	RXCFG	接收数据配置	0b0: 读取接收数据寄存器返回接收的数据并清除接收数据标志 (SSR.RDF) 0b1: 在设置地址有效标志 (SSR.AVF) 时读取接收数据寄存器，返回地址状态寄存器并清除地址有效标志。当地址有效标志清除时读取接收数据	RW

位/位域	标记	位名	功能描述	读写
11	RXCFG	接收数据配置	寄存器，返回接收的数据并清除接收数据标志 (SSR.RDF)	RW
10	TXCFG	发送标志配置	● 0b0: 发送数据标志仅在从机发送过程中当发送数据寄存器为空时才被置位 ● 0b1: 每当发送数据寄存器为空时，发送数据标志位就会被置位 发送数据标志总是在检测到从机传输结束时的 NACK 之前被置位。这可能导致额外的一个字被写入传输数据缓冲区。 1. 当 TXCFG=0 时，当检测到从机发送时，发送数据寄存器自动清空。这使得每当检测到从机发送时，发送数据标志置位，并导致发送数据标志在从机发送结束时翻转。 2. 当 TXCFG=1 时，每当发送数据寄存器为空，发送数据标志置位，当发送数据寄存器满时，发送数据标志翻转。这允许在检测到从机发送传输之前填充发送数据寄存器，但可以导致在从机发送传输的最后一个字节上检测到 NACK 之前写入发送数据寄存器。	RW
9	SAEN	SMBus 警报启用	● 0b0: 禁用 SMBus 警报匹配 ● 0b1: 启用 SMBus 警报匹配	RW
8	GCEN	广播呼叫启用	● 0b0: 广播呼叫地址被禁用 ● 0b1: 广播呼叫地址被启用	RW
7:4	Reserved	保留	-	-
3	ACKSTALL	ACK SCL 暂停	● 0b0: 时钟延展禁用 ● 0b1: 时钟延展启用 在从机发送地址字节和从机接收地址及数据字节期间，启用 SCL 时钟延展，以便软件在发送 ACK 或 NACK 之前写入从机发送 ACK (STAR) 寄存器。时钟延展发生在发送第 9 位时，因此与高速模式不兼容。当启用 ACKSTALL 时，无需设置 RX SCL Stall (SCFGR1.RXSTALL) 或 Address SCL Stall (SCFGR1.ADRSTALL)。	RW
2	TXDSTALL	TX Data SCL 暂停	● 0b0: 时钟延展禁用 ● 0b1: 时钟延展启用 当 SSR.TDF=1 时，在从机发送传输期间启用 SCL 时钟延展。时钟延展发生在第 9 位之后，因此与高速模式兼容。	RW
1	RXSTALL	RX SCL 暂停	● 0b0: 时钟延展禁用 ● 0b1: 时钟延展启用 当 SSR.RDF=1 时，在从机接收传输期间启用 SCL 时钟延展。时钟延展发生在第 9 位之后，因此与高速模式兼容。	RW
0	ADRSTALL	Address SCL 暂停	● 0b0: 时钟延展禁用 ● 0b1: 时钟延展启用 当 SSR.AVF=1 时启用 SCL 时钟延展。时钟延展仅在第 9 位之后发生，因此与高速模式兼容。	RW

7.4.20 从机控制 2 寄存器 (I2C_SCR2)



说明

仅当 I2C 从机被禁用时，才可以修改本寄存器。

Offset	Bit Position																																	
0x124	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved								FILTSDA				FILTSCS				FILTDZ	FILTEN	DATAVD								Reserved				CLKHOLD			
Access									RW				RW				RW	RW	RW												RW			

位/位域	标记	位名	功能描述	读写
31:24	Reserved	保留	-	-
23:20	FILTSDA	毛刺滤波器 SDA	为 SDA 输入配置 I2C 从机数字毛刺滤波器。 1. 配置为 0 禁用毛刺滤波器 2. 等于或小于 FILTSDA 周期的毛刺被过滤掉并忽略 3. 通过毛刺滤波器的延迟等于 FILTSDA+2 个周期，并且必须配置为小于最小的 SCL 低或高周期 4. 毛刺滤波器周期计数不受 PRESCALE 配置的影响，并且在高速模式下禁用毛刺过滤器周期计数	RW
19:16	FILTSCS	毛刺滤波器 SCL	为 SCL 输入配置 I2C 从机数字毛刺滤波器。 1. 配置为 0 禁用毛刺滤波器 2. 等于或小于 FILTSCS 周期的毛刺被过滤掉并忽略 3. 通过毛刺滤波器的延迟等于 FILTSCS+2 个周期，并且必须配置为小于最小的 SCL 低或高周期 4. 毛刺过滤周期计数不受 PRESCALE 配置的影响，并且在高速模式下禁用了毛刺过滤周期计数	RW
15	FILTDZ	过滤器休眠启用	0b0：过滤器在省电模式下保持启用状态 0b1：在省电模式下过滤器被禁用 FILTDZ 应该只在 I2C 从机被禁用时更新。	RW
14	FILTEN	过滤器启用	0b0：禁用从机模式的数字滤波器和输出延时计数器 0b1：启用从机模式的数字滤波器和输出延时计数器 FILTEN 应该只在 I2C 从机被禁用时更新。	RW
13:8	DATAVD	数据有效延迟	为 I2C 从机配置 SDA 数据有效延迟时间，并等于 FILTSCS+DATAVD+2 个周期。 1. 数据有效延迟必须配置为小于最小 SCL 低周期 2. I2C 从机数据有效延迟时间不受 PRESCALE 配置的影响，并且 I2C 从机数据有效延迟时间在高速模式下被禁用	RW
7:4	Reserved	保留	-	-
3:0	CLKHOLD	时钟保持时间	配置 I2C 从机在启用时钟延展功能时的最小时钟保持时间。 1. 最小保持时间等于 CLKHOLD+3 个周期 2. I2C 从机时钟保持时间不受 PRESCALE 配置的影响，并且在高速模式下禁用 I2C 从机时钟保持时间	RW

7.4.21 从机发送 ACK 寄存器（I2C_STAR）

Offset	Bit Position																															
0x128	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																															TXNACK
Access																																RW

位/位域	标记	位名	功能描述	读写
31:1	Reserved	保留	-	-
0	TXNACK	发送 NACK	0b0：为每个接收字写入传输 ACK 0b1：为每个接收的字写入传输 NACK 在接收到每个字后，软件可以发送 ACK（逻辑 0）或 NACK（逻辑 1）；传输 NACK 选择使用哪个：ACK 或 NACK - 当设置 SCFGR1.ACKSTALL 时，必须为每个匹配的 地址字节和每个接收的字写入一次传输 NACK。 必须设置 ACKSTALL，因为这会暂停数据传输，直到软件读取接收到的字（并决定是否用 ACK 或 NACK 响应） - 要配置默认 ACK/NACK，还可以在 I2C 从机被禁用或空闲时写入传输 NACK	RW

 说明

STAR 只能在 ACK SCL 暂停位置位（SCFGR1.ACKSTALL）时写入。SCFGR1.ACKSTALL 位在 ACK/NACK 位期间启用时钟延展，在此期间，可以通过软件写入 STAR 寄存器。该逻辑确保在 STAR 寄存器更新后，时钟延展至少持续 1 个总线时钟周期。使用时钟保持时间字段（SCFGR2.CLKHOLD）可以进一步延长该时钟延展时间。

7.4.22 从机发送数据寄存器（I2C_STDR）

Offset	Bit Position																															
0x12C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																								DATA							
Access																																

位/位域	标记	位名	功能描述	读写
31:8	Reserved	保留	-	-
7:0	DATA	发送数据	写入从机发送数据寄存器（STDR）将 I2C 从机发送数据存储在从机发送数据寄存器中	WO

 **说明**

时钟延展（启用或禁用）会影响传输数据的时间。SCFGR1.TXDSTALL 位在从机发送传输的第一个数据位期间启用时钟延展。

1.

如果启用时钟延展（SCFGR1.TXDSTALL=1），则发送数据传输暂停，直到 STDR 更新。在 STDR 更新后，时钟延展被扩展至少 1 个总线时钟周期，并且使用时钟保持时间字段（SCFGR2.CLKHOLD 延长时间。

2.

如果时钟延展被禁用（SCFGR1.TXDSTALL=0），则应在从机传输开始之前写入传输数据；否则（即，如果在从机发送传输开始之前未写入传输数据）缓冲区错误标志（SSR.FEF）置位。

7.4.23 从机接收数据寄存器 (I2C_SRDR)

Offset	Bit Position																																			
0x130	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
Reset	0x00004000																																			
Name	Reserved																			Reserved								DATA								
																	RO	SOF	RO	REMP																
Access																	RO		RO																	

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15	SOF	帧开始	表示这是否是第一个数据字。 0b0: 表示这不是（重复的）Start 或 STOP 条件以来的第一个数据字 0b1: 表示这是自（重复的）起始或停止条件之后的第一个数据字	RO
14	REMP	RX 空	给出接收数据寄存器的空状态。 0b0: 接收数据寄存器不为空 0b1: 接收数据寄存器为空	RO
13:8	Reserved	保留	-	-
7:0	DATA	接收数据	包含 I2C 从机接收的数据	RO

7.4.24 从机地址寄存器（I2C_SADDR）



说明

仅当 I2C 从机被禁用时，才可以修改本寄存器。

Offset	Bit Position																															
0x140	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved				ADDR1								Reserved				ADDR0								Reserved							
Access					RW												RW															

位/位域	标记	位名	功能描述	读写
31:27	Reserved	保留	-	-
26:17	ADDR1	地址 1 值	与接收到的地址进行比较以检测从机地址。 - 在 10 位模式下，将第一地址字节与{11110，ADDR1[26:25]}进行比较，并将第二地址字节与 ADDR1[24:17]进行比较 - 在 7 位模式中，将地址与 ADDR1[23:17]进行比较	RW
16:11	Reserved	保留	-	-
10:1	ADDR0	地址 0 值	与接收到的地址进行比较以检测从机地址。 - 在 10 位模式下，第一个地址字节与{11110，ADDR0[10:9]}进行比较，第二个地址字节则与 ADDR0[8:1]进行比较 - 在 7 位模式中，地址与 ADDR0[7:1]进行比较	RW
0	Reserved	保留	-	-

7.4.25 从机地址状态寄存器 (I2C_SASR)

Offset	Bit Position																															
0x150	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00004000																															
Name	Reserved																	ANV	Reserved	RADDR												
Access																		RO		RO												

位/位域	标记	位名	功能描述	读写
31:15	Reserved	保留	-	-
14	ANV	地址无效	0b0: 接收地址 (RADDR) 有效 0b1: 接收地址 (RADDR) 无效	RO
13:11	Reserved	保留	-	-
10:0	RADDR	接收地址	每当设置 AMF 时, 接收地址就会更新; 通过读取从机地址状态寄存器来清除 AMF。 - 在 7 位模式下, 地址字节存储在 RADDR[7:0] - 在 10 位模式中, 第一地址字节为{11110, RADDR[10:9], RADDR[0]}, 第二地址字节为 RADDR[8:1]。因此, R/W 位始终存储在 RADDR[0]中	RO

8 串行外设接口 (SPI)

8.1 简介

串行外设接口 (SPI) 在主从模式下均提供了符合 SPI 通信协议的数据传输功能，可用于 MCU 和外部器件之间进行同步串行通信，本模块支持全双工、单线半双工及单工通信。

8.2 主要特性

- 可配置为主机或者从机，支持多机模式
- 主机模式最大分频系数为 PCLK/2，最高通信速率为 12Mbps
- 从机模式最大分频系数为 PCLK/4，最高通信速率为 8Mbps
- 多种通信模式：全双工、单线半双工、单工
- 两种传输顺序：先收发 MSB 或先收发 LSB
- 多种数据帧长度：4bits~16bits
- 两种 NSS 方式：硬件控制、软件控制
- 可配置的串行时钟极性和相位

8.3 功能说明

8.3.1 功能框图




图 8-1 SPI 框图

8.3.2 通信格式和时序

SPI 串行帧格式取决于串行时钟极性 CPOL、串行时钟相位 CPHA 和数据帧格式。SPI 接口正常通信要求所有的主机和从机必须配置为相同的通信格式。

时钟极性 CPOL 是指 SPI 不传输数据的空闲状态下串行时钟的电平状态，当 SPI_CR0.CPOL 为 0 时，串行时钟 SCK 在空闲时为低电平；当 SPI_CR0.CPOL 为 1 时，串行时钟 SCK 在空闲时为高电平。

时钟相位 CPHA 是指 SPI 的主从机根据串行时钟 SCK 进行采样和移位的先后顺序，当 SPI_CR0.CPHA 为 0 时，主从机在前边沿采样数据，后边沿移位数据；当 SPI_CR0.CPHA 为 1 时，主从机在前边沿移位数据，后边沿采样数据。

通过设置 SPI_CR0.WIDTH 可配置每帧数据的宽度为 4bits 到 16bits。

通过设置 SPI_CR0.LSBF 可配置每帧数据的传输顺序为先传输 LSB 或先传 MSB。




图 8-2 SPI 通信格式时序图

8.3.3 从机选择管脚配置

本模块提供了多种从机选择方式以适配不同的应用场景。




图 8-3 从机选择 NSS 管脚配置

- 当 SPI 工作于主机模式且 SPI_CR0.SSM 为 0 时，从机选择 NSS 是输入，其状态由 NSS 管脚的电平决定。
- 当 SPI 工作于主机模式且 SPI_CR0.SSM 为 1 时，从机选择 NSS 是输出，NSS 管脚的输出电平由内部寄存器 SPI_SSI.SSI 决定。当 SPI_SSI.SSI 为 0 时，NSS 管脚输出低电平；当 SPI_SSI.SSI 为 1 时，NSS 管脚输出高电平。
- 当 SPI 工作于从机模式且 SPI_CR0.SSM 为 0 时，NSS 管脚的低电平可选中本模块。
- 当 SPI 工作于从机模式且 SPI_CR0.SSM 为 1 时，NSS 管脚不再具有片选功能，寄存器 SPI_SSI.SSI 为 0 时可选中本模块。

8.3.4 全双工通信

全双工通信的方式，允许主从机依托两根单向的数据线进行同时收发的双向的通信。该模式下，主机通过 SCK 脚提供时钟信号来同步数据的输入与输出。主从机 MOSI 脚相互连接，MISO 脚相互连接。主机通过 MOSI 脚把数据发送给从机，从机通过 MISO 管脚回传数据。每当用户向 SPI_DR 寄存器写入数据时，SPI 主机会通过 SCK、MOSI 将数据发送到 SPI 从机；并通过 SCK、MISO 接收来自从机的数据。




图 8-4 SPI 全双工通信

8.3.5 单线半双工通信

单线半双工通信的方式，允许主从机依托一根双向的数据线进行分时收发双向的通信。作为主机时使用的管脚是 MOSI，作为从机时使用的管脚是 MISO。数据传输方向由 HDOE.HDOE 决定，当 HDOE.HDOE 为 1 时，数据线进行发送。未用到的管脚不参与 SPI 通信，可供其他功能使用。当主机工作于接收状态时，需要向 DR 寄存器写入任意数据以触发 SPI 主机发送 SCK 进行数据传输。

当主从机之间进行单线半双工通信时，由于收发的切换可能不同步，它们对于双向的共用数据线可能出现驱动冲突。为避免此类情况对器件可能产生的损害，建议在数据线上串入限流电阻以保护芯片管脚。




图 8-5 SPI 单线半双工通信

8.3.6 单工通信

单工通信的方式，允许主从机依托一根单向的数据线进行固定接收或固定发送的单向的通信，通过设置 SPI_CR0.CM 选择单工只发或单工只收模式。未用到的管脚不参与 SPI 通信，可供其他功能使用。

当主机工作于发送状态，从机工作于接收状态时，主机向 DR 寄存器写入数据以触发 SPI 主机发送 SCK 进行数据传输。




图 8-6 SPI 单工发送通信示意

当主机工作于接收状态，从机工作于发送状态时，也需要主机向 DR 寄存器写入任意数据以触发 SPI 主机发送 SCK 进行数据传输。




图 8-7 SPI 单工接收通信示意



说明

- NSS 管脚可用于在主器件和从器件之间提供硬件控制流。外设也可选择不使用这些管脚。之后，必须在内部为主器件和从器件处理硬件控制流。
- 该配置下，两个闲置的管脚（MOSI 或者 MISO）均可用作 GPIO。

8.3.7 多机通信

多机通信的系统中，主机的从机选择 NSS 管脚配置为硬件输入（SPI_CR0.SSM 为 0），由 GPIO 负责输出从机选择信号，且主机的 NSS 输入都由另一台主机的 GPIO 驱动。主机的从机选择 NSS 管脚一旦被其他主机的 GPIO 拉低选中，就会产生模式错误 MODF，会造成本模块 SPI 强制返回未使能状态（即 SPI_CR0.EN 被清零），且主从模式选择寄存器（SPI_CR0.MSTR）也会被清零（即切换到从机模式），当系统需要再次使用 SPI 通信的时候，需要重新复位并初始化该模块。因此，当主机再次尝试获取 SPI 总线控制权时，需要检测 NSS 输入是否为高，若为高且没有 MODF 的情况下，可以成功获取总线控制权。多个从机的系统中，每台从机共享串行时钟和数据线，但是需要各自独立的从机选择信号，这就要求主机通过不同的 GPIO 向每个从机输出对应的从机选择信号。




图 8-8 SPI 多机系统

8.3.8 主机模式延后采样

在 SPI 通信中，由于存在以下因素：

- 从机从收到串行时钟 SCK 的移位沿到 MISO 发出数据所需的时间；
- 数据从从机数据输出 MISO 到主机数据输入 MISO 所经历的传播时间。

主机收到有效数据的时刻，相比于串行时钟的移位沿，有一定的延时。在传统的 SPI 协议中，主机要在移位沿之后半个 SCK 周期的采样沿对 MISO 数据进行采样，这就要求上述的延时必须小于半个 SCK 周期，且半个 SCK 周期与该延时的差值要满足 MISO 建立时间的需求。因此，当上述的延时较为明显时，SPI 通信的速率会被制约，速率较高会出现数据错误。

本模块提供了主机模式延后采样的功能，能有效缓解上述问题带来的通信速率瓶颈问题。通过将寄存器 SPI_CR0.SMP 置 1，开启主机模式延后采样。此时，本模块作为 SPI 主机，会以传统 SPI 标准的采样沿为基准，延后半个 SCK 周期进行采样。这样既为整个系统提供了更高的对延迟的容忍度，又不会影响下一个比特的数据传输，从而达到更高的通信速率。



说明

1. 此功能仅在主机模式下有效，从机模式下无此功能。
2. SPI_CR0.SMP 的值并不影响主机和从机的通信格式配置——无论是否开启本功能，主机和从机都要按照常规 SPI 的要求，配置成相同的 CPOL 和 CPHA。

8.3.9 状态标志和错误标志

SPI 提供多种状态标志位来指示当前的工作状态，包括一般状态标志和错误标志。

从机选择输入 (NSS) 状态

从机选择输入状态指示当前输入的从机选择信号的电平，对应寄存器 SPI_SR.SSLVL。当 SPI_SR.SSLVL 为 0 时，从机选择输入是低电平；当 SPI_SR.SSLVL 为 1 时，从机选择输入是高电平。

总线忙标志位

总线忙标志位指示当前 SPI 接口处于忙碌还是空闲状态，对应寄存器 SPI_SR.BUSY。当 SPI_SR.BUSY 为 0 时，SPI 接口处于空闲状态，当前没有数据传输；当 SPI_SR.BUSY 为 1 时，SPI 接口处于忙碌状态，当前正在准备进行或正在进行数据传输。

从机选择输入上升沿标志位

从机选择输入上升沿标志位指示当前输入的从机选择信号是否出现了上升沿，对应寄存器 SPI_SR.SSR。当 SPI_SR.SSR 为 0 时，从机选择输入未出现上升沿；当 SPI_SR.SSR 为 1 时，从机选择输入出现了上升沿。

从机选择输入下降沿标志位

从机选择输入下降沿标志位指示当前输入的从机选择信号是否出现了下降沿，对应寄存器 SPI_SR.SSF。当 SPI_SR.SSF 为 0 时，从机选择输入未出现下降沿；当 SPI_SR.SSF 为 1 时，从机选择输入出现了下降沿。

发送缓冲空标志位

发送缓冲空标志位指示当前 SPI 的发送缓冲是否已装载待发送数据，对应寄存器 SPI_SR.TXE。当 SPI_SR.TXE 为 0 时，SPI 的发送缓冲已装载待发送数据；当 SPI_SR.TXE 为 1 时，SPI 的发送缓冲处于空状态，可以将下一个待发送的数据写入。

接收缓冲非空标志位

接收缓冲非空标志位指示当前 SPI 的接收缓冲是否存在已接收的数据，对应寄存器 SPI_SR.RXNE。当 SPI_SR.RXNE 为 0 时，SPI 的接收缓冲尚未装载有效的接收数据；当 SPI_SR.RXNE 为 1 时，SPI 的接收缓冲装载了已接收的数据，可供读出。

从机模式下的从机选择错误标志位

当 SPI 工作于从机模式且正在进行有效的数据传输时，输入的从机选择信号要保持选中状态（低电平）来保证正常的通信，如果从机选择在此期间被拉高，就会发生从机选择错误，对应的寄存器 SPI_SR.SSERR 会置位。

发生从机选择错误，会造成对应的数据传输出错，SPI 接口也会因从机选择的拉高而进入未选中状态。从机选择错误发生后，对应的错误标志位置位并不阻止随后进行正常的数据传输，但是错误标志位会保持置位状态直到用户程序将其清除或 SPI 被系统控制模块复位。

需要注意的是，从机选择错误 SSERR 是只出现于从机模式下的错误，且仅当有效数据尚在传输时从机选择被拉高才会触发，帧与帧之间没有有效数据传输时正常的从机选择拉高并不触发该错误。

接收缓冲上溢错误标志位

SPI 的接收缓冲器的大小为一帧，当接收缓冲中的数据没有被读出且新一帧的数据已经接收完成时，发生的就是接收缓冲上溢错误，对应的寄存器 SPI_SR.OVF 会置位。

发生接收缓冲上溢错误，缓冲器中原有数据会被新接收的数据覆盖，造成数据的丢失。接收缓冲上溢错误发生后，对应的错误标志位置位并不阻止随后进行正常的数据传输，但是错误标志位会保持置位状态直到用户程序将其清除或 SPI 被系统控制模块复位。

从机模式下的发送缓冲下溢错误标志位

SPI 的发送缓冲器的大小为一帧，当从机模式下发送缓冲已空且新一帧的传输开始时，发生的就是发送缓冲下溢错误，对应的寄存器 SPI_SR.UDF 会置位。

发生从机模式下发送缓冲下溢错误，意味着发送缓冲器中没有及时填入数据，错过了给主机发送数据。从机模式下缓冲下溢错误发生后，对应的错误标志位置位并不阻止随后进行正常的数据传输，但是错误标志位会保持置位状态直到用户程序将其清除或 SPI 被系统控制模块复位。

主机模式下的模式错误标志位

当 SPI 工作于主机模式且从机选择管脚被配置为输入时，输入的从机选择信号要一直保持非选中状态（高电平）来保证正常的通信，如果从机选择被拉低，就会发生模式错误，对应的寄存器 SPI_SR.MODF 会置位。

发生模式错误，会造成 SPI 强制返回未使能状态（即 SPI_CR0.EN 被清零），主从模式选择寄存器（SPI_CR0.MSTR）也会被清零（即切换到从机模式）。模式错误发生后，对应的错误标志位置位并不阻止用户程序重新使能 SPI 并进行正常的数据传输，但是错误标志位会保持置位状态直到用户程序将其清除或 SPI 被系统控制模块复位。

需要注意的是，模式错误 MODF 是只出现于主机模式特定配置下的错误，仅当从机选择被配置为输入且被拉低才会触发，其他情况不会触发该错误。

CPOL=1.CPHA=1时的主模式示例




图 8-9 SPI 主机模式一般标志位说明图

CPOL=1.CPHA=1时的从模式示例




图 8-10 SPI 从机模式一般标志位说明图

8.3.10 中断的产生和清除

SPI 支持从不同的事件产生中断请求，具体信息如下：

表 8-1 SPI 中断

中断事件	对应标志位 (SPI_SR)	对应中断使能 (SPI_CR1)	清除中断标志的方法
从机选择输入上升沿	SSR	SSRIE	向 SPI_ICR.SSRC 写 0
从机选择输入下降沿	SSF	SSFIE	向 SPI_ICR.SSFC 写 0
发送缓冲空	TXE	TXEIE	向数据寄存器 DR 中写数据
接收缓冲非空	RXNE	RXNEIE	从数据寄存器 DR 中读数据或向 SPI_ICR.RXNEC 写 0
从机模式下从机选择错误	SSERR	SSERRIE	向 SPI_ICR.SSERRC 写 0
接收缓冲上溢错误	OVF	OVFIE	向 SPI_ICR.OVFC 写 0
从机模式发送缓冲下溢错误	UDF	UDFIE	向 SPI_ICR.UDFC 写 0
主机模式下模式错误	MODF	MODFIE	向 SPI_ICR.MODFC 写 0

如上表，每种中断事件都有独立的中断使能控制，其中由错误事件产生的中断也都有独立的中断清除寄存器。对于上述的中断事件（或者请求），无论中断是否使能，都可以使用表中所述的方法来清除中断标志。

8.4 操作示例

8.4.1 主机全双工收发数据示例

- 步骤 1. 按《端口控制器 (GPIO)》章节管脚数字复用功能的相关描述，将 NSS、SCK、MOSI、MISO 映射到需要的管脚。
- 步骤 2. 设置 SYSCTRL 模块寄存器 PERI_CLKEN0.SPIx 为 1，使能 SPIx 配置时钟及工作时钟。
- 步骤 3. 设置 CR0.MSTR 为 1，选择主机模式。
- 步骤 4. 设置 CR0.BRR，配置通信波特率。
- 步骤 5. 设置 CR0.CM 为 0，选择全双工通信方式。
- 步骤 6. 设置 CR0.SSM 为 1，配置从机选择模式。
- 步骤 7. 设置 CR0.CPOL、CR0.CPHA，选择串行时钟极性与相位。
- 步骤 8. 设置 CR0.WIDTH，配置每帧的数据宽度。
- 步骤 9. 设置 CR0.LSBF，配置收发数据时的数据序列顺序。
- 步骤 10. 设置 CR0.EN 为 1，使能 SPI 模块。
- 步骤 11. 设置 SSI.SSI 为 0，选中对应的从机。
- 步骤 12. 将待发送数据写入 DR 寄存器，SPI 自动开始数据传输。
- 步骤 13. 查询等待 SR.RXNE 变为 1，完成一帧数据的发送与接收。
- 步骤 14. 从 DR 寄存器中读出接收到的数据并保存。
- 步骤 15. 若待发送与接收的数据未完成，则跳转到步骤 12 继续执行。

8.4.2 从机全双工收发数据示例

- 步骤 1. 按《端口控制器 (GPIO)》章节管脚数字复用功能的相关描述, 将 NSS、SCK、SPI_MOSI 及 SPI_MISO 映射到需要的管脚。
- 步骤 2. 设置 SYSCTRL 模块寄存器 PERI_CLKEN0.SPIx 为 1, 使能 SPIx 配置时钟及工作时钟。
- 步骤 3. 设置 CR0.MSTR 为 0, 选择从机模式。
- 步骤 4. 设置 CR0.CM 为 0, 选择全双工通信方式。
- 步骤 5. 设置 CR0.SSM, 配置从机选择模式。
- 步骤 6. 设置 CR0.CPOL、CR0.CPHA, 选择串行时钟极性与相位。
- 步骤 7. 设置 CR0.WIDTH, 配置每帧的数据宽度。
- 步骤 8. 设置 CR0.LSBF, 配置收发数据时的数据序列顺序。
- 步骤 9. 设置 CR0.EN 为 1, 使能 SPI 模块。
- 步骤 10. 设置 ICR.TXES 为 0, 清空发送缓冲区。
- 步骤 11. 查询等待 SR.SSLVL 变为 0, SPI 主机选中本模块。
- 步骤 12. 将待发送的数据写入 DR 寄存器, 准备好待发送的数据。
- 步骤 13. 查询等待 SR.RXNE 变为 1, 完成一帧数据的发送与接收。
- 步骤 14. 从 DR 寄存器中读出接收到的数据并保存。
- 步骤 15. 若待发送与接收的数据未完成, 则跳转到步骤 12 继续执行。
- 步骤 16. 等待 SR.SSLVL 变为 1, 完成本次通信。

8.4.3 单线半双工发送接收数据示例

- 步骤 1. 按《端口控制器 (GPIO)》章节管脚数字复用功能的相关描述, 将主机的 NSS、SCK、MOSI 和从机的 NSS、SCK、MISO 映射到需要的管脚。
- 步骤 2. 设置 SYSCTRL 模块寄存器 PERI_CLKEN0.SPIx 为 1, 使能 SPIx 配置时钟及工作时钟。
- 步骤 3. 主机设置 CR0.MSTR 为 1, 从机设置 CR0.MSTR 为 0。
- 步骤 4. 主机设置 CR0.BRR, 配置通信波特率。
- 步骤 5. 设置 CR0.CM 为 0b11, 选择单线半双工通信方式。
- 步骤 6. 配置 CR0.SSM, 配置从机选择模式。
- 步骤 7. 配置 CR0.CPOL、CR0.CPHA, 选择串行时钟极性与相位。
- 步骤 8. 配置 CR0.WIDTH, 配置每帧的数据宽度。
- 步骤 9. 配置 CR0.LSBF, 配置发送数据时的数据序列顺序。
- 步骤 10. 设置 CR0.EN 为 1, 使能 SPI 模块。
- 步骤 11. 主机设置 SSI.SSI 为 0, 选中对应的从机; 从机等待 SR.SSLVL 变为 0 选中本模块。
- 步骤 12. 主机设置 HDOE.HDOE 为 1, 切换至发送模式; 从机设置 HDOE.HDOE 为 0, 切换至接收模式。
- 步骤 13. 主机将待发送数据写入 DR 寄存器, SPI 自动开始数据传输。
- 步骤 14. 主机查询等待 SR.BUSY 变为 0, 完成一帧数据的发送; 从机查询等待 SR.RXNE 变为 1, 完成一帧数据的接收。
- 步骤 15. 从机从 DR 寄存器中读出接收到的数据并保存。
- 步骤 16. 若主机待发送的数据未完成, 则跳转到步骤 13 继续执行。
- 步骤 17. 主机设置 HDOE.HDOE 为 0, 切换至接收模式; 从机设置 HDOE.HDOE 为 1, 切换至发送模式。
- 步骤 18. 从机查询等待 SR.TXE 变为 1, 发送缓存空闲。
- 步骤 19. 若从机待发送的数据未完成, 则向 DR 寄存器写入一帧数据。
- 步骤 20. 主机向 DR 寄存器写入任意数据, SPI 主机发送 SCK 以进行数据传输。
- 步骤 21. 主机查询等待 SR.RXNE 变为 1, 完成一帧数据的接收。

步骤 22. 主机从 DR 寄存器中读出接收到的数据并保存。

步骤 23. 若从机待发送的数据未完成，则跳转到步骤 18 继续执行。

步骤 24. 从机等待 SR.SSLVL 变为 1，设置 HDOE.HDOE 为 0，完成本次通信。

Preliminary

8.5 寄存器

8.5.1 寄存器总表

SPI0 基地址: 0x40000800

表 8-2 串行外设接口 (SPI) 寄存器偏移地址

偏移地址	寄存器	描述
0x00	SPI_CR0	SPI 控制寄存器 0
0x04	SPI_CR1	SPI 控制寄存器 1
0x08	SPI_HDOE	SPI 单线半双工输出使能寄存器
0x0C	SPI_SSI	SPI 内部从机选择寄存器
0x10	SPI_SR	SPI 状态寄存器
0x14	SPI_ICR	SPI 中断清除寄存器
0x18	SPI_DR	SPI 数据寄存器

8.5.2 SPI 控制寄存器 0 (SPI_CR0)

Offset	Bit Position																																															
0x00	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																
Reset	0x00000700																																															
Name	Reserved																																															
Access																	RW	SMP		RW	CM		RW	SSM		RW				WIDTH		RW	LSBF		RW	MSTR		RW	CPOL		RW	CPHA		RW	BRR		RW	EN

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15	SMP	主机模式延后采样位	0b0: SPI 传统方式, 主机接收数据按照 CPOL 和 CPHA 的设置进行采样 0b1: 延后采样方式, 采样时刻相比传统方式延后半个 SCK 周期	RW
14:13	CM	通信方式配置	0b00: 全双工双向 0b01: 单工只发 0b10: 单工只收 0b11: 单线半双工	RW
12	SSM	从机选择配置	主机模式: 0b0: NSS 管脚决定从机选择输入值 0b1: SSI 寄存器决定从机选择输出值 从机模式: 0b0: NSS 管脚决定从机选择输入值 0b1: SSI 寄存器决定从机选择输入值	RW
11:8	WIDTH	帧数据宽度配置	0b0011: 4-bit 0b0100: 5-bit 0b1110: 15-bit 0b1111: 16-bit - 其他: Reserved	RW
7	LSBF	数据帧高低位顺序选择	0b0: 最高有效位 MSB 收发在前 0b1: 最低有效位 LSB 收发在前	RW
6	MSTR	工作模式配置	0b0: 从机模式 0b1: 主机模式	RW
5	CPOL	串行时钟极性配置	0b0: 待机时低电平 0b1: 待机时高电平	RW
4	CPHA	串行时钟相位配置	0b0: 前边沿采样/后边沿移位 0b1: 前边沿移位/后边沿采样	RW
3:1	BRR	主机模式波特率配置	0b000: PCLK/2 0b001: PCLK/4 0b010: PCLK/8 0b011: PCLK/16 ...	RW

位/位域	标记	位名	功能描述	读写
3:1	BRR	主机模式波特率配置	0b110: PCLK/128 0b111: Reserved	RW
0	EN	使能控制	0b0: 禁止 SPI 模块 0b1: 使能 SPI 模块	RW

8.5.3 SPI 控制寄存器 1 (SPI_CR1)

Offset	Bit Position																															
0x04	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																								MODFIE	SSERRIE	OVFIE	UDFIE	SSRIE	SSFIE	RXNEIE	TXEIE
Access																									RW	RW	RW	RW	RW	RW	RW	RW

位/位域	标记	位名	功能描述	读写
31:8	Reserved	保留	-	-
7	MODFIE	模式错误中断使能控制	0b0: 禁止 0b1: 使能	RW
6	SSERRIE	从机模式下的从机选择错误中断使能控制	0b0: 禁止 0b1: 使能	RW
5	OVFIE	接收缓冲上溢错误中断使能控制	0b0: 禁止 0b1: 使能	RW
4	UDFIE	从机模式下发送缓冲下溢错误中断使能控制	0b0: 禁止 0b1: 使能	RW
3	SSRIE	从机选择输入上升沿中断使能控制	0b0: 禁止 0b1: 使能	RW
2	SSFIE	从机选择输入下降沿中断使能控制	0b0: 禁止 0b1: 使能	RW
1	RXNEIE	接收缓冲非空中断使能控制	0b0: 禁止 0b1: 使能	RW
0	TXEIE	发送缓冲空中断使能控制	0b0: 禁止 0b1: 使能	RW

8.5.4 SPI 单线半双工输出使能寄存器 (SPI_HDOE)

Offset	Bit Position																															
0x08	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																															HDOE
Access																																RW

位/位域	标记	位名	功能描述	读写
31:1	Reserved	保留	-	-
0	HDOE	MOSI/MISO 收发切换控制	● 0b0: 只收 ● 0b1: 只发  说明 仅在单线半双工通信时有效。	RW

8.5.5 SPI 内部从机选择寄存器 (SPI_SSI)

Offset	Bit Position																															
0x0C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000001																															
Name	Reserved																															SSI
Access																																RW

位/位域	标记	位名	功能描述	读写
31:1	Reserved	保留	-	-
0	SSI	内部从机选择	主机模式下寄存器决定从机选择输出值 从机模式下寄存器决定从机选择输入值  说明 当 SPI_CR0.SSM 寄存器为 1 时有效。	RW

8.5.6 SPI 状态寄存器 (SPI_SR)

Offset	Bit Position																																									
0x10	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0										
Reset	0x00000201																																									
Name	Reserved																						RO	SSLVL	RO	BUSY	RO	MODF	RO	SSERR	RO	OVF	RO	UDF	RO	SSR	RO	SSF	RO	RXNE	RO	TXE
Access																							RO		RO		RO		RO		RO		RO		RO		RO		RO		RO	

位/位域	标记	位名	功能描述	读写
31:10	Reserved	保留	-	-
9	SSLVL	从机选择输入的状态	0b0: 从机选择输入是低电平 0b1: 从机选择输入是高电平  说明 当主机模式且 SPI_CR0.SSM=1 时, 该位设置无效。	RO
8	BUSY	总线忙标志位	0b0: 总线空闲 0b1: 总线忙	RO
7	MODF	模式错误标志位	0b0: 正常 0b1: 出错  说明 主机模式下从机选择输入为低则触发 MODF。	RO
6	SSERR	从机模式下的从机选择错误标志位	0b0: 正常 0b1: 出错	RO
5	OVF	接收缓冲上溢错误标志位	0b0: 正常 0b1: 出错	RO
4	UDF	从机模式下的发送缓冲下溢错误标志位	0b0: 正常 0b1: 出错	RO
3	SSR	从机选择输入上升沿标志位	0b0: 未出现上升沿 0b1: 出现了上升沿  说明 当主机模式且 SPI_CR0.SSM=1 时, 该位设置无效。	RO
2	SSF	从机选择输入下降沿标志位	0b0: 未出现下降沿 0b1: 出现了下降沿  说明 当主机模式且 SPI_CR0.SSM=1 时, 该位设置无效。	RO
1	RXNE	接收缓冲非空标志位	0b0: 接收缓冲空 0b1: 接收缓冲非空	RO
0	TXE	发送缓冲空标志位	0b0: 发送缓冲非空 0b1: 发送缓冲空	RO

8.5.7 SPI 中断清除寄存器 (SPI_ICR)

Offset	Bit Position																															
0x14	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x000000FF																															
Name	Reserved																								MODF	SSERR	OVF	UDF	SSR	SSF	RXNE	TXE
Access																									WO	WO	WO	WO	WO	WO	WO	WO

位/位域	标记	位名	功能描述	读写
31:8	Reserved	保留	-	-
7	MODF	ISR.MODF 标志清除位	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
6	SSERR	ISR.SSERR 标志清除位	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
5	OVF	ISR.OVF 标志清除位	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
4	UDF	ISR.UDF 标志清除位	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
3	SSR	ISR.SSR 标志清除位	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
2	SSF	ISR.SSF 标志清除位	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
1	RXNE	ISR.RXNE 标志清除位	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
0	TXE	ISR.TXE 清除位	写 0 设置 ISR.TXE 标志为 1, 写 1 无效; 读出恒为 1	WO

8.5.8 SPI 数据寄存器 (SPI_DR)

Offset	Bit Position																															
0x18	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																DR 															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	DR	SPI 数据位	发送数据时, 将待发送数据写入该寄存器 接收数据时, 从该寄存器读出已收到的数据	RW

9 时钟校准模块 (CTRIM)

9.1 简介

该模块工作于校准模式时可自动实时校准 RC48M/RCL 的输出频率，使 RC48M/RCL 输出频率的精度不再受环境变化影响。该模块工作于定时器模式时，具备通用定时功能且在 DeepSleep 下仍可正常工作。

9.2 主要特性

时钟校准支持的特性如下：

- 校准模式：支持 RC48M/RCL 自动实时校准/单次校准
- 校准模式：多种校准步长，快速逼近目标
- 定时模式：DeepSleep 模式下可工作
- 定时模式：支持自动唤醒，周期 60 μ s~65536s
- 定时模式：多种时钟信号可供选择
- 定时模式：翻转输出

9.3 功能说明

9.3.1 RC48M 时钟校准模式

当配置 CTRIM_CR1.MD 为 0x0 时，该模块工作于 RC48M 校准模式。该模式可自动实时校准 RC48M 的输出频率，使 RC48M 输出频率的精度不再受环境变化的影响。校准 RC48M 时，需要向该模块提供一个精准的低频时钟信号；该精准的低频时钟信号可以是片内的 PCLK，也可以通过外部 ETR 管脚输入。注意，RCLK 频率应小于 RC48M 的频率的 1/2。




图 9-1 RC48M 时钟校准时工作框图

当自动校准开始工作时，误差计数器在每个 GCLK 的周期内对 TCLK 信号（RC48M 振荡频率）从 CTRIM_ARR 开始进行递减计数，计到 0 后开始递增计数。若 GCLK 周期内的误差计数器的计数值小于 CTRIM_FLIM 寄存器的值则置位 CTRIM_ISR.OK 以标识 RC48M 输出频率已达到预期；若 GCLK 周期内的误差计数器的计数值大于 CTRIM_FLIM 寄存器的值则自动调整 RC48M 的 TrimCode 并进行下一轮计数。自动调整规则为：若计数方向为减计数则对 RC48M 的 TrimCode 增加 CTRIM_CR0.STEP；若计数方式为加计数则对 RC48M 的 TrimCode 减少 CTRIM_CR0.STEP。校准逻辑会自动减小 CTRIM_CR0.STEP 的数值以实现 RC48M 输出的频率逐次逼近目标值。

当误差计数器计数值递减为零时，生成 UD 事件；当误差计数器计数值递加到 CTRIM_ARR 时，停止计数并生成 MISS 事件。每当 GCLK 的上升沿到达时，误差计数器重新开始计数。

● RC48M 单次校准

设置合适的 STEP、初值、FLIM，方法同上。配置 CTRIM_CR1.OST=1，对 RC48M 进行单次校准，STEP 变为 1 时结束。

9.3.2 RCL 时钟校准模式

当配置 CTRIM_CR1.MD 为 0x01 时，该模块工作于 RCL 校准模式。该模式可自动实时校准 RCL 的输出频率，使 RCL 输出频率的精度不再受环境变化的影响。校准 RCL 时，需要向该模块提供一个精准的高频时钟信号；该精准的高频时钟信号可以是片内的 PCLK，也可以通过外部 ETR 管脚输入。




图 9-2 RCL 时钟校准时工作框图

当自动校准开始工作时，误差计数器在每个 GCLK（分频后的 RCL 振荡频率）的周期内对 TCLK 时钟信号从 CTRIM_ARR 开始进行递减计数，计到 0 后开始递增计数。若 GCLK 周期内的误差计数器的计数值小于 CTRIM_FLIM 寄存器的值则置位 CTRIM_ISR.OK 以标识 RCL 输出频率已达到预期；若 GCLK 周期内误差计数器的计数值大于 CTRIM_FLIM 寄存器的值则自动调整 RCL 的 TrimCode 并进行下一轮计数。自动调整规则为：若计数方向为减计数则对 RCL 的 TrimCode 减少 CTRIM_CR0.STEP；若计数方式为加计数则对 RCL 的 TrimCode 增加 CTRIM_CR0.STEP。校准逻辑会自动减小 CTRIM_CR0.STEP 的数值以实现 RCL 输出的频率逐次逼近目标值。

当误差计数器计数值递减为零时，生成 UD 事件；当误差计数器计数值递加到 CTRIM_ARR 时，停止计数并生成 MISS 事件。每当 GCLK 的上升沿到达时，误差计数器重新开始计数。

9.3.3 低功耗定时器模式

当配置 CTRIM_CR1.MD 为 0x3 时，该模块工作于通用低功耗定时器模式。该模式下 CTRIM_CR0.SRC 需配置为低功耗模式下可用的时钟。该模式下 CTRIM 具有通用定时器的定时及中断功能，若定时器的时钟为 RCL 则其在 DeepSleep 下可正常工作，支持自动唤醒，周期 60μs~65536s。




图 9-3 通用低功耗定时器场景工作框图

定时器计数值从 ARR 减计数，当计数到 0 后产生下溢出，如果使能中断会产生下溢出中断，计数周期为 $ARR+1$ 。

定时器每溢出一次 TOG 输出电平翻转一次；用户可通过 GPIO 的端口复用功能将 TOG 信号输出到管脚用于驱动外部电路。

9.4 操作示例

9.4.1 RC48M 时钟自动校准示例

操作步骤

- 步骤 1. 参考《端口控制器 (GPIO)》章节管脚数字复用功能的相关描述，配置相应管脚功能为 CTRIM.ETR，并向其提供 2kHz 的方波。
- 步骤 2. 设置 CTRIM_CR1.MD 为 0，选择 RC48M 时钟校准模式。
- 步骤 3. 设置 CTRIM_CR0.SRC 为 0，外部 ETR 管脚输入信号作 RCLK。
- 步骤 4. 设置 CTRIM_CR1.PRS 为 1，对 RCLK 进行 2 分频，GCLK 频率为 1kHz。
- 步骤 5. 配置 CTRIM_ARR 为 47999，一个 GCLK 的计数周期内目标计数值为 48000。



说明

ETR 管脚输入信号为 2kHz 方波，GCLK 的周期为 1ms。1ms 内误差计数器对 RC48M 输出频率的理论计数值应为 48000。

- 步骤 6. 设置 CTRIM_FLIM 为 240，选择 RC48M 校正精度为 0.5%。
 $48000 \times 0.005 = 240$ 。
- 步骤 7. 设置 CTRIM_CR0.STEP 为 0，选择初始校准步长为 16。
- 步骤 8. 设置 CTRIM_CR1.AUTO 为 1，使能自动校准。
- 步骤 9. 设置 CTRIM_CR1.EN 为 1，启动时钟校准。
- 步骤 10. 等待 CTRIM_ISR.END 为 1，自动校准完成。

9.4.2 RCL 时钟自动校准示例

操作步骤

- 步骤 1. 参考《端口控制器 (GPIO)》章节管脚数字复用功能的相关描述，配置相应管脚功能为 CTRIM.ETR，并向其提供 1MHz 的方波。
- 步骤 2. 设置 CTRIM_CR1.MD 为 1，选择 RCL 时钟校准模式。
- 步骤 3. 设置 CTRIM_CR0.SRC 为 0，外部 ETR 管脚输入信号作 TCLK。
- 步骤 4. 设置 CTRIM_CR1.PRS 为 0x0A，对 RCLK (RCL 输出频率) 进行 1024 分频，GCLK 目标频率为 32Hz。
- 步骤 5. 配置 CTRIM_ARR 为 31249，一个 GCLK 的计数周期内目标计数值为 31250。



说明

GCLK 的目标周期为 31.25ms，该时间内误差计数器对 TCLK (1MHz) 的理论计数值应为 31250。

- 步骤 6. 设置 CTRIM_FLIM 为 156，选择 RCL 校正精度为 0.5%。
 $31250 \times 0.005 = 156$ 。
- 步骤 7. 设置 CTRIM_CR0.STEP 为 0，选择初始校准步长为 16。
- 步骤 8. 设置 CTRIM_CR1.AUTO 为 1，使能自动校准。
- 步骤 9. 设置 CTRIM_CR1.EN 为 1，启动时钟校准。
- 步骤 10. 等待 CTRIM_ISR.END 为 1，自动校准完成。

9.5 寄存器

9.5.1 寄存器总表

基地址：0x40009000

表 9-1 时钟校准模块 (CTRIM) 寄存器偏移地址

偏移地址	寄存器	描述
0x00	CTRIM_ARR	自动装载寄存器
0x04	CTRIM_CNT	误差计数器寄存器
0x0C	CTRIM_CR0	控制寄存器 0
0x10	CTRIM_CR1	控制寄存器 1
0x14	CTRIM_IER	中断使能控制寄存器
0x18	CTRIM_ISR	中断及状态寄存器
0x1C	CTRIM_ICR	中断标志清除寄存器
0x20	CTRIM_FCAP	误差结果寄存器，GCLK 周期结束时计数器的值
0x24	CTRIM_TVAL	TRIM 结果寄存器
0x28	CTRIM_FLIM	误差允许值

9.5.2 自动装载寄存器 (CTRIM_ARR)

Offset	Bit Position																															
0x00	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x0000FFFF																															
Name	Reserved																ARR															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	ARR	误差计数器重载值	-	RW

9.5.3 误差计数器寄存器 (CTRIM_CNT)

Offset	Bit Position																															
0x04	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																CNT															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	CNT	误差计数器计数值	-	RO

9.5.4 控制寄存器 0 (CTRIM_CR0)



说明

该寄存器只有在 CTRIM_CR1.EN 为 0 时才可以更改。

Offset	Bit Position																															
0x0C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved												RW SRC		Reserved	RW ETRFLT		Reserved	RW STEP													
Access													RW			RW			RW													

位/位域	标记	位名	功能描述	读写
31:11	Reserved	保留	-	-
10:8	SRC	时钟来源选择	0b000: ETR 0b001: Reserved 0b010: XTL 0b011: PCLK 0b100: RCL 0b101: RC48M 0b110: Reserved 0b111: Reserved	RW
7	Reserved	保留	-	-
6:4	ETRFLT	外部输入管脚 (ETR) 滤波配置	0b000: 无滤波 0b001: $F_{\text{sample}} = \text{PCLK}, N=2$ 0b010: $F_{\text{sample}} = \text{PCLK}, N=4$ 0b011: $F_{\text{sample}} = \text{PCLK}, N=6$ 0b100: $F_{\text{sample}} = \text{PCLK}/4, N=4$ 0b101: $F_{\text{sample}} = \text{PCLK}/4, N=6$ 0b110: $F_{\text{sample}} = \text{PCLK}/8, N=4$ 0b111: $F_{\text{sample}} = \text{PCLK}/8, N=6$	RW
3	Reserved	保留	-	-
2:0	STEP	TRIM 初始步进量配置	0b000: 0x10 0b001: 0x02 0b010: 0x08 0b011: 0x20 0b100: 0x80 0b101: 0x100 0b110: 0x200 0b111: 0x400	RW

9.5.5 控制寄存器 1 (CTRIM_CR1)



说明

该寄存器只有在 CTRIM_CR1.EN 为 0 时才可以更改。

Offset	Bit Position																																											
0x10	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0												
Reset	0x00000000																																											
Name	Reserved																																											
Access																									RW		OST		RW		PRS		RW		AUTO		RW		MD		RW		EN	

位/位域	标记	位名	功能描述	读写
31:9	Reserved	保留	-	-
8	OST	校准模式配置	0b0: 实时校准模式, TRIM 过程持续进行 0b1: 单次校准模式, STEP 变为 1 时结束	RW
7:4	PRS	参考时钟预分频配置	0b0000: Reserved, 不可配置 0b0001: 2 分频 0b0010: 4 分频 0b0011: 8 分频 0b0100: 16 分频 0b0101: 32 分频 0b0110: 64 分频 0b0111: 128 分频 0b1000: 256 分频 0b1001: 512 分频 0b1010: 1024 分频 0b1011: 2048 分频 0b1100: 4096 分频 0b1101: 8192 分频 0b1110: 16384 分频 0b1111: 32768 分频	RW
3	AUTO	RC48M/RCL 自动 TRIM 使能配置	0b0: 禁止 0b1: 使能 说明 实时校准模式下, 该位禁止配置为 0。	RW
2:1	MD	工作模式配置	0b00: RC48M 校准模式, CR0.SRC 需选择低速精准时钟 0b01: RCL 校准模式, CR0.SRC 需选择高速精准时钟 0b10: Reserved 0b11: 定时器模式	RW
0	EN	定时器使能控制	0b0: 禁止 0b1: 使能	RW

9.5.6 中断使能寄存器 (CTRIM_IER)

Offset	Bit Position																																							
0x14	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0								
Reset	0x00000000																																							
Name	Reserved																																MISS		PS		END		UD	
Access																													RW		RW		RW		RW		RW		RW	

位/位域	标记	位名	功能描述	读写
31:6	Reserved	保留	-	-
5	OK	自动 Trim 结果在范围内中断使能	● 0b0: 禁止 ● 0b1: 使能	RW
4	OV	TrimCode 溢出中断使能配置	● 0b0: 禁止 ● 0b1: 使能	RW
3	MISS	计数失败中断使能配置	● 0b0: 禁止 ● 0b1: 使能	RW
2	PS	误差计数器完成中断使能配置	● 0b0: 禁止 ● 0b1: 使能	RW
1	END	自动 Trim 结束中断使能配置	● 0b0: 禁止 ● 0b1: 使能	RW
0	UD	误差计数器下溢中断使能配置	● 0b0: 禁止 ● 0b1: 使能	RW

9.5.7 中断和状态寄存器 (CTRIM_ISR)

Offset	Bit Position																																																									
0x18	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																										
Reset	0x00000000																																																									
Name	Reserved																																																									
Access																																																										

位/位域	标记	位名	功能描述	读写
31:7	Reserved	保留	-	-
6	DIR	误差计数器计数方向	0b0: 递增计数, RC48M 输出频率高于目标频率, RCL 输出频率低于目标频率 0b1: 递减计数, RC48M 输出频率低于目标频率, RCL 输出频率高于目标频率	RO
5	OK	Trim 精度标志	0b0: Trim 完成时精度不满足 FLIM 要求 0b1: Trim 完成时精度满足 FLIM 要求	RO
4	OV	TrimCode 溢出标志	0b0: RC48M/RCL 的 TrimCode 不为 0x000 或 0x1FF 0b1: RC48M/RCL 的 TrimCode 已调整为 0x000 或 0x1FF	RO
3	MISS	计数失败标志	0b0: 在 GCLK 的一个周期内, 误差计数器未记数到 ARR 0b1: 在 GCLK 的一个周期内, 误差计数器已记数到 ARR	RO
2	PS	误差计数器完成标志	0b0: 误差计数器正在计数中 0b1: 误差计数器已完成一次计数并停止	RO
1	END	自动 Trim 结束标志	0b0: 自动 Trim 进行中 0b1: 自动 Trim 已完成	RO
0	UD	误差计数器下溢标志	0b0: 误差计数器未计数到 0 0b1: 误差计数器已计数到 0	RO

9.5.8 中断状态清除寄存器 (CTRIM_ICR)

Offset	Bit Position																																					
0x1C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
Reset	0x0000003F																																					
Name	Reserved																																					
Access																													WO		OK		WO		OV		WO	

位/位域	标记	位名	功能描述	读写
31:6	Reserved	保留	-	-
5	OK	除校准成功 OK 标志	写 0 清除标志，写 1 无效；读出恒为 1	WO
4	OV	清除 TrimCode 溢出标志	写 0 清除标志，写 1 无效；读出恒为 1	WO
3	MISS	清除计数失败标志	写 0 清除标志，写 1 无效；读出恒为 1	WO
2	PS	清除误差计数器完成标志	写 0 清除标志，写 1 无效；读出恒为 1	WO
1	END	清除自动 Trim 结束标志	写 0 清除标志，写 1 无效；读出恒为 1	WO
0	UD	清除误差计数器下溢标志	写 0 清除标志，写 1 无效；读出恒为 1	WO

9.5.9 误差结果寄存器 (CTRIM_FCAP)

Offset	Bit Position																																					
0x20	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
Reset	0x0000FFFF																																					
Name	Reserved																FCAP																					
Access																																						

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	FCAP	频率误差捕获值	频率误差捕获值	RO

9.5.10 TRIM 结果寄存器 (CTRIM_TVAL)

Offset	Bit Position																															
0x24	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000100																															
Name	Reserved																RO TVAL															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	TVAL	自动 TRIM 结果	自动 TRIM 结果  说明 1. 自动 TRIM 结束需要将 TVAL 的值写入相应的 TRIM 寄存器中。 2. 如在 TRIM 过程中软件读，需要读两次相同有效。	RO

9.5.11 误差上限寄存器 (CTRIM_FLIM)

Offset	Bit Position																															
0x28	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000010																															
Name	Reserved																FLIM															
Access																	RW															

位/位域	标记	位名	功能描述	读写
31:12	Reserved	保留	-	-
11:0	FLIM	误差允许值	-	RW

10 FLASH 控制器 (FLASH)

10.1 简介

本系统包含一块 64K 字节 (Byte) 容量的 FLASH 存储器，共划分为 128 个页 (Sector)，每个页 (Sector) 的容量为 512 字节 (Byte)。

本控制器支持对 FLASH 存储器的擦除、编程以及读操作，还支持对 FLASH 存储器擦写保护，以及控制寄存器的写保护。

本控制器支持对 FLASH 的 byte (8 位)、half-word (16 位) 和 word (32 位) 三种位宽的数据读写操作。注意，half-word 操作的目标地址必须按半字对齐 (地址最低位为 0b0)，word 操作的地址必须按字对齐 (地址最低两位为 0b00)。如果目标地址没有按照位宽对齐，则该操作无效，并且 CPU 会进入 Hard Fault 出错中断。

10.2 功能说明

10.2.1 容量划分

容量划分的地址和序号对应关系如下：

表 10-1 FLASH 容量划分表

地址	序号	...	地址	序号
0x0E00 - 0x0FFF	Sector7	...	0x0FE00- 0x0FFFF	Sector127
0x0C00 - 0x0DFF	Sector6	...	0x0FC00- 0x0FDFF	Sector126
0x0A00 - 0x0BFF	Sector5	...	0x0FA00- 0x0FBFF	Sector125
0x0800 - 0x09FF	Sector4	...	0x0F800- 0x0F9FF	Sector124
0x0600 - 0x07FF	Sector3	...	0x0F600- 0x0F7FF	Sector123
0x0400 - 0x05FF	Sector2	...	0x0F400- 0x0F5FF	Sector122
0x0200 - 0x03FF	Sector1	...	0x0F200- 0x0F3FF	Sector121
0x0000 - 0x01FF	Sector0	...	0x0F000- 0x0F1FF	Sector120

10.2.2 读等待周期

本设备内置的 FLASH 支持的最快取指频率为 24MHz。当 HCLK 频率超过 24MHz 小于等于 48MHz 时，必须为 FLASH 的读取时间插入等待周期，即设置 FLASH_CR.WAIT 为 1。当插入等待周期时，FLASH 每两个周期才会完成一次读取操作。

10.2.3 FLASH 安全保护

页面擦写保护

整个 64K 字节 FLASH 存储器被划分为 128 个页，每 4 个页共用一个擦写保护位。当页被保护时，对该页进行的擦写操作均无效并产生报警标志位和中断信号。当 FLASH 存储器中的任意页被保护时，对该 FLASH 的全片擦写无效，并产生报警标志位和中断信号。

PC 地址擦写保护

CPU 在 FLASH 中运行程序时，如果当前 PC 指针正好落在待擦写的页地址范围之内，那么该擦写操作无效并产生报警标志位和中断信号。

寄存器写保护

本模块的重要控制器屏蔽普通的写操作，必须用写序列方式才能修改。

● 需要通过写序列方式才能更改的寄存器

FLASH_CR、FLASH_SLOCK0、FLASH_LOCK_ST

● 不需要通过写序列方式即可更改的寄存器

FLASH_ICLR、FLASH_BYPASS

通过写序列方式修改寄存器值的具体操作步骤如下所示：

- 步骤 1. 向 FLASH_BYPASS 寄存器写入 0x5A5A。
- 步骤 2. 向 FLASH_BYPASS 寄存器写入 0x5A55。
- 步骤 3. 对待修改的寄存器写入目标值。
- 步骤 4. 验证待修改的寄存器当前值是否与目标相同，如不同则跳转到第一步。
- 步骤 5. 执行其他操作。

 **注意**

写 0x5A5A、0x5A55、写目标寄存器，这三步写操作之间不可插入任何写操作（如：FLASH、RAM、REG 等），否则无法改写目标寄存器的数值。如改写失败，需要重新进行这三步操作。

数据读出保护

本芯片 FLASH 支持 4 级读保护，当前保护等级可通过 FLASH_LOCK_ST 寄存器读出。使用编程工具对芯片进行编程时，可配置 FLASH 的读保护等级。

芯片在各保护等级下的功能如下表所示：

保护等级	芯片功能
Level0	可以通过 ISP 及 SWD 对 FLASH 进行读写
Level1	数据不可读出 可以通过 ISP 及 SWD 降级到 Level0，降级后 FLASH 内容全为 FF
Level2	数据不可读出 可以通过 ISP 降级到 Level0，降级后 FLASH 内容全为 FF SWD 接口被禁止
Level3	数据不可读出 ISP 及 SWD 接口均不可读，即芯片只能进行一次编程

10.3 操作示例

10.3.1 页擦除 (Sector Erase)

背景信息

页擦除每次可以擦除用户指定的一个页 (Sector)。擦除操作完成后，页 (Sector) 内的数据均为 0xFF。如果该擦除操作是从 FLASH 内执行，则 CPU 会停止取指，硬件自动等待该操作完成 (FLASH_CR.BUSY 变为 0)；如果该擦除操作是从 RAM 内执行，则 CPU 不会停止取指，用户软件应等待该操作完成 (FLASH_CR.BUSY 变为 0)。

操作步骤

- 步骤 1. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0x5A55，使能寄存器改写。
- 步骤 2. 配置 FLASH_CR.OP 为 2，设置 Flash 操作模式为 Sector 擦除。

- 步骤 3. 检查 FLASH_CR.OP 是否为 2，如不为 2 则跳转到步骤 1。
- 步骤 4. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 5. 设置 FLASH_SLOCK 相应的比特为 1，去除该 Sector 的擦写保护。
- 步骤 6. 检查 FLASH_SLOCK 相应的比特是否为 1，如不为 1 则跳转到步骤 4。
- 步骤 7. 对待擦除的 Sector 内的任意地址进行写入任意数据，触发 Sector 擦除。

```
*((unsigned char *)0x00000200) = 0x00
```

- 步骤 8. 等待 FLASH_CR.BUSY 变为 0，Sector 擦除操作完成。
- 步骤 9. 如需擦除其它 Sector，重复步骤 4~步骤 8。

10.3.2 全片擦除 (Chip Erase)

背景信息

全片擦除可以一次性擦除全部的页 (Sector)。擦除操作完成后，所有页 (Sector) 内的数据均为 0xFF。如果该擦除操作是从 FLASH 内执行，则该操作会被禁止。因为该操作会擦除当前 PC 所在的程序段。如发生这种情况，IFR.PC 会被置起；如果该擦除操作是从 RAM 内执行，则 CPU 不会停止取指，用户软件应等待该操作完成 (FLASH_CR.BUSY 变为 0)。

操作步骤

- 步骤 1. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 2. 配置 FLASH_CR.OP 为 3，设置 Flash 操作模式为 Chip 擦除。
- 步骤 3. 检查 FLASH_CR.OP 是否为 3，如不为 3 则跳转到步骤 1。
- 步骤 4. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 5. 设置 FLASH_SLOCK0 为 0xFFFFFFFF，去除 Sector0~127 的擦写保护。
- 步骤 6. 检查 FLASH_SLOCK0 是否为 0xFFFFFFFF，如不为 0xFFFFFFFF 则跳转到步骤 4。
- 步骤 7. 对待擦除的 Chip 内的任意地址进行写操作，触发 Chip 擦除。

```
*((unsigned char *)0x00000000) = 0x00
```

- 步骤 8. 等待 FLASH_CR.BUSY 变为 0，Chip 擦除操作完成。

10.3.3 写操作 (Program)

背景信息

写操作只能将 FLASH 内的比特数据由 1 写成 0，故写入数据前应确保待写入的地址内的数据为 0xFF。支持 3 种写入方式：Byte (8bits)、Half-word (16bits)、Word (32bits)，写入的数据以小端模式存放在 FLASH 中，即低地址存放数据的低字节。如果写操作是从 FLASH 内执行，则 CPU 会停止取指，硬件自动等待该操作完成 (FLASH_CR.BUSY 变为 0)；如果该写操作是从 RAM 内执行，则 CPU 不会停止取指，用户软件应等待该操作完成 (FLASH_CR.BUSY 变为 0)。

操作步骤

● Byte 写操作

- 步骤 1. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 2. 配置 FLASH_CR.OP 为 1，设置 Flash 操作模式为写入。
- 步骤 3. 检查 FLASH_CR.OP 是否为 1，如不为 1 则跳转到步骤 1。
- 步骤 4. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 5. 设置 FLASH_SLOCK 相应的比特为 1，去除擦写保护。
- 步骤 6. 检查 FLASH_SLOCK 相应的比特是否为 1，如不为 1 则跳转到步骤 4。
- 步骤 7. 对待写入的目标地址进行 Byte 写操作，触发写入操作。


```
*((unsigned char *)0x00001231) = 0x5A
```

步骤 8. 等待 FLASH_CR.BUSY 变为 0，写入操作完成。

步骤 9. 如需写 Byte 到其它地址，重复步骤 7~步骤 8。

● Half-word 写操作

步骤 1. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

步骤 2. 配置 FLASH_CR.OP 为 1，设置 Flash 操作模式为写入。

步骤 3. 检查 FLASH_CR.OP 是否为 1，如不为 1 则跳转到步骤 1。

步骤 4. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

步骤 5. 设置 FLASH_SLOCK 相应的比特为 1，去除擦写保护。

步骤 6. 检查 FLASH_SLOCK 相应的比特是否为 1，如不为 1 则跳转到步骤 4。

步骤 7. 对待写入的目标地址进行 Half-word 写操作，触发写入操作。

```
*((unsigned short int *)0x00001232) = 0xABCD
```

步骤 8. 等待 FLASH_CR.BUSY 变为 0，写入操作完成。

步骤 9. 如需写 Half-word 到其它地址，重复步骤 7~步骤 8。

● Word 写操作

步骤 1. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

步骤 2. 配置 FLASH_CR.OP 为 1，设置 Flash 操作模式为写入。

步骤 3. 检查 FLASH_CR.OP 是否为 1，如不为 1 则跳转到步骤 1。

步骤 4. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

步骤 5. 设置 FLASH_SLOCK 相应的比特为 1，去除擦写保护。

步骤 6. 检查 FLASH_SLOCK 相应的比特是否为 1，如不为 1 则跳转到步骤 4。

步骤 7. 对待写入的目标地址进行 Word 写操作，触发写入操作。

```
*((unsigned int *)0x00001234) = 0x55667788
```

步骤 8. 等待 FLASH_CR.BUSY 变为 0，写入操作完成。

步骤 9. 如需写 Word 到其它地址，重复步骤 7~步骤 8。

10.3.4 连续写操作 (Cont-Program)

背景信息

写操作只能将 FLASH 内的比特数据由 1 写成 0，故写入数据前应确保待写入的地址内的数据为 0xFF。支持 3 种写入方式：Byte (8bits)、Half-word (16bits)、Word (32bits)，写入的数据以小端模式存放在 FLASH 中，即低地址存放数据的低字节。连续写操作只能从 RAM 内执行，并且禁止对 FLASH 做“读操作”，用户软件应等待该操作完成 (FLASH_CR.BUSY 变为 0)。

连续编程时建议 HCLK 不低于 2MHz。

操作步骤

● Byte 写操作

步骤 1. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

步骤 2. 配置 FLASH_CR.OP 值为 0。

步骤 3. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

步骤 4. 配置 FLASH_CR.CONTP 为 1，设置 Flash 操作模式为连续写入。

步骤 5. 检查 FLASH_CR.OP 和 FLASH_CR.CONTP 是否为 0 和 1，如不为则跳转到步骤 1。

步骤 6. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

- 步骤 7. 设置 FLASH_SLOCK 相应的比特为 1，去除擦写保护。
- 步骤 8. 检查 FLASH_SLOCK 相应的比特是否为 1，如不为 1 则跳转到步骤 6。
- 步骤 9. 对待写入的目标地址进行 Byte 写操作，触发写入操作。

```
*((unsigned char *)0x00001232) = 0xAB
```

- 步骤 10. 等待 FLASH_CR.BUSY 变为 0，写入操作完成。
- 步骤 11. 如需写 Byte 到其它地址，重复步骤 9~步骤 10。
- 步骤 12. 全部数据写完后执行下一步。
- 步骤 13. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 14. 配置 FLASH_CR.OP 为 1。
- 步骤 15. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 16. 配置 FLASH_CR.CONTP 为 0。
- 步骤 17. 检查 FLASH_CR.OP 和 FLASH_CR.CONTP 是否为 1 和 0，如不为则跳转到步骤 13。
- 步骤 18. 等待 FLASH_CR.BUSY 变为 0。
- 步骤 19. 后续 FLASH_CR.OP 可以改为其他模式的值完成其他功能操作。

● Half-word 写操作

- 步骤 1. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 2. 配置 FLASH_CR.OP 值为 0。
- 步骤 3. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 4. 配置 FLASH_CR.CONTP 为 1，设置 Flash 操作模式为连续写入。
- 步骤 5. 检查 FLASH_CR.OP 和 FLASH_CR.CONTP 是否为 0 和 1，如不为则跳转到步骤 1。
- 步骤 6. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 7. 设置 FLASH_SLOCK 相应的比特为 1，去除擦写保护。
- 步骤 8. 检查 FLASH_SLOCK 相应的比特是否为 1，如不为 1 则跳转到步骤 6。
- 步骤 9. 对待写入的目标地址进行 Half-word 写操作，触发写入操作。

```
*((unsigned short int *)0x00001232) = 0xABCD
```

- 步骤 10. 等待 FLASH_CR.BUSY 变为 0，写入操作完成。
- 步骤 11. 如需写 Half-word 到其它地址，重复步骤 9~步骤 10。
- 步骤 12. 全部数据写完后执行下一步。
- 步骤 13. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 14. 配置 FLASH_CR.OP 为 1。
- 步骤 15. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 16. 配置 FLASH_CR.CONTP 为 0。
- 步骤 17. 检查 FLASH_CR.OP 和 FLASH_CR.CONTP 是否为 1 和 0，如不为则跳转到步骤 13。
- 步骤 18. 等待 FLASH_CR.BUSY 变为 0。
- 步骤 19. 后续 FLASH_CR.OP 可以改为其他模式的值完成其他功能操作。

● Word 写操作

- 步骤 1. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 2. 配置 FLASH_CR.OP 值为 0。
- 步骤 3. 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 4. 配置 FLASH_CR.CONTP 为 1，设置 Flash 操作模式为连续写入。
- 步骤 5. 检查 FLASH_CR.OP 和 FLASH_CR.CONTP 是否为 0 和 1，如不为则跳转到步骤 1。

- 步骤 6.** 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 7.** 设置 FLASH_SLOCK 相应的比特为 1，去除擦写保护。
- 步骤 8.** 检查 FLASH_SLOCK 相应的比特是否为 1，如不为 1 则跳转到步骤 6。
- 步骤 9.** 对待写入的目标地址进行 Word 写操作，触发写入操作。

```
*((unsigned int *)0x00001234) = 0xABCDABCD
```

- 步骤 10.** 等待 FLASH_CR.BUSY 变为 0，写入操作完成。
- 步骤 11.** 如需写 Word 到其它地址，重复步骤 9~步骤 10。
- 步骤 12.** 全部数据写完后执行下一步。
- 步骤 13.** 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 14.** 配置 FLASH_CR.OP 为 1，设置 Flash 操作模式为写入。
- 步骤 15.** 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- 步骤 16.** 配置 FLASH_CR.CONTP 为 0。
- 步骤 17.** 检查 FLASH_CR.OP 和 FLASH_CR.CONTP 是否为 1 和 0，如不为则跳转到步骤 13。
- 步骤 18.** 等待 FLASH_CR.BUSY 变为 0。
- 步骤 19.** 后续 FLASH_CR.OP 可以改为其他模式的值完成其他功能操作。

10.3.5 读操作 (Read)

背景信息

支持 3 种读取方式：Byte (8bits)、Half-word (16bits)、Word (32bits)，读出的数据为小端模式，即低地址存放数据的低字节。读操作无需操作步骤，任何时刻都可以读出 FLASH 内的数据。

操作步骤

- Byte 读操作

```
temp = *((unsigned char *)0x00001231)
```

- Half-word 读操作

```
temp = *((unsigned short int *)0x00001232)
```

- Word 读操作

```
temp = *((unsigned int *)0x00001234)
```

10.4 寄存器

10.4.1 寄存器总表

基地址：0x40020000

表 10-3 FLASH 控制器 (FLASH) 寄存器偏移地址

偏移地址	寄存器	描述
0x20	FLASH_CR	控制寄存器
0x24	FLASH_IFR	中断标志寄存器
0x28	FLASH_ICLR	中断标志清除寄存器
0x2C	FLASH_BYPASS	0x5A5A-0xA5A5 Bypass 序列寄存器
0x30	FLASH_SLOCK0	Sector0-127 擦写保护寄存器
0x6C	FLASH_LOCK_ST	保护状态寄存器

10.4.2 CR 寄存器 (FLASH_CR)

Offset	Bit Position																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																
0x20	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																	
Reset	0x00000200																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																
Name	Reserved															RW	RO	RW	CONTP	RW	DPSTB_EN	Reserved		RW	IE	RO	BUSY	RW	WAIT	RW	OP																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																		

位/位域	标记	位名	功能描述	读写
31:12	Reserved	保留	-	-
11	RO	只读使能位	0b0: 可读, 可编程, 可擦除 0b1: 只读, 不可编程或擦除	RW
10	CONTP	连续编程	0b0: 单次编程 0b1: 连续编程	RW
9	DPSTB_EN	FLASH dpstb 使能 Mask 位	0b0: 当系统进入 DeepSleep 模式, FLASH 不进入低功耗模式 0b1: 当系统进入 DeepSleep 模式, FLASH 进入低功耗模式	RW
8:7	Reserved	保留	-	-
6:5	IE	FLASH 中断使能	IE[6]对应 FLASH 擦写被保护地址中断使能 IE[5]对应 FLASH 擦写 PC 值中断使能 0b0: 不使能 0b1: 使能	RW
4	BUSY	空闲/忙标志位	0b0: 空闲状态 0b1: 忙状态	RO
3:2	WAIT	读 FLASH 周期	0b00: 1 个周期, 0~24MHz 0b01: 2 个周期, 24~48MHz 0b10: Reserved 0b11: Reserved	RW
1:0	OP	FLASH 操作	0b00: 读 (read) 0b01: 写 (program) 0b10: 页擦除 (sector erase) 0b11: 全片擦除 (chip erase)  说明 - 在 Flash 擦写过程中, 不允许改变 RC48M 时钟配置 RC48M_CR.FSEL, 否则可能导致擦写失败。 - 在进入深度睡眠模式之前, OP 只能配置为 0b00, 否则无法进入。	RW

10.4.3 IFR 寄存器 (FLASH_IFR)

Offset	Bit Position																																	
0x24	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000010																																	
Name	Reserved																														RO PROT		RO PC	
Access																															RO PROT		RO PC	

位/位域	标记	位名	功能描述	读写
31:2	Reserved	保留	-	-
1	PROT	FLASH 擦写保护报警中断标志位	-	RO
0	PC	FLASH 擦写 PC 地址报警中断标志位	-	RO

10.4.4 ICLR 寄存器 (FLASH_ICLR)

Offset	Bit Position																															
0x28	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x0000000F																															
Name	Reserved																												PROT		PC	
Access																													WO			

位/位域	标记	位名	功能描述	读写
31:2	Reserved	保留	-	-
1	PROT	清除保护报警中断标志位	写 0 清除，写 1 无效；读出恒为 1	WO
0	PC	清除 PC 地址报警中断标志位	写 0 清除，写 1 无效；读出恒为 1	WO

10.4.5 BYPASS 寄存器 (FLASH_BYPASS)

Offset	Bit Position																															
0x2C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																BYSEQ															
Access																	RW															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	BYSEQ	FLASH 模块保护控制寄存器	对 FLASH_BYPASS 先写 0x5A5A, 再写 0xA5A5, 启动对于 FLASH 模块寄存器的写操作, 只要对 FLASH 模块寄存器进行了写操作, 这个保护位自动恢复保护状态。后续再对 FLASH 模块寄存器进行写操作时还需要重复先前的操作。	RW

10.4.6 SLOCK0 寄存器 (FLASH_SLOCK0)

Offset	Bit Position																															
0x30	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000 (外设复位无效)																															
Name	SLOCK																															
Access	RW																															

位/位域	标记	位名	功能描述	读写														
31:0	SLOCK	Sector 擦写保护位	● 0b0: 不允许擦写 ● 0b1: 允许擦写 <table><tr><th>Bit 位</th><th>序号</th></tr><tr><td>0</td><td>Sector0~3</td></tr><tr><td>1</td><td>Sector4~7</td></tr><tr><td>2</td><td>Sector8~11</td></tr><tr><td>3</td><td>Sector12~15</td></tr><tr><td>...</td><td>...</td></tr><tr><td>31</td><td>Sector124~127</td></tr></table>	Bit 位	序号	0	Sector0~3	1	Sector4~7	2	Sector8~11	3	Sector12~15	...	...	31	Sector124~127	RW
Bit 位	序号																	
0	Sector0~3																	
1	Sector4~7																	
2	Sector8~11																	
3	Sector12~15																	
...	...																	
31	Sector124~127																	

10.4.7 保护状态寄存器 (FLASH_LOCK_ST)

Offset	Bit Position																															
0x6C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																															LOCK_ST
Access																																RO

位/位域	标记	位名	功能描述	读写
31:2	Reserved	保留	-	-
1:0	LOCK_ST	FLASH 保护状态	0b00: Level0, ISP 可读写, SWD 可读写 0b01: Level1, ISP 可降级, SWD 可降级; 数据不可读出 0b10: Level2, ISP 可降级, SWD 无功能; 数据不可读出 0b11: Level3, ISP 无功能, SWD 无功能; 数据不可读出	RO

11 RAM 控制器 (RAM)

11.1 简介

本系统中包含一块容量为 6K 字节 (Byte) 的 SRAM，支持字节 (8bits)、半字 (16bits)、字 (32bits) 三种读写操作。可在系统时钟频率下进行读写操作，无须等待周期。

11.2 功能说明

11.2.1 RAM 地址范围

RAM 在系统映射中的地址范围如下表所示：

表 11-1 RAM 地址映射

地址范围	大小	Memory 类型
0x20000000 - 0x200017FF	6KByte	SRAM

11.2.2 读写位宽

本控制器支持字节 (8 位)、半字 (16 位)、字 (32 位) 三种位宽的读写操作：

- 字节操作的地址必须按字节对齐
- 半字操作的目标地址必须按半字对齐 (地址最低位为 0b0)
- 字操作的地址必须按字对齐 (地址最低两位为 0b00)

如果读写操作的目标地址没有按照位宽规定对齐，该操作无效，并且系统会产生 Hard Fault 出错中断。

12 复合定时器 (CTIM)

12.1 简介

CTIM 是一个复合定时器，可以配置为一个带有 4 组比较捕获功能的通用定时器 GTIM，也可以配置为一组（三个）只有定时功能的基本定时器 BTIM。通过 SYSCTRL1.CTIMERx_FUN_SEL 控制，该位为 1 时 BTIM 有效，该位为 0 时 GTIM 有效。本产品每个 CTIM 可以独立灵活配置为 GTIM 或 BTIM。

- BTIM 是一组具有基本定时功能的定时计数器，每组包含 3 个 16 位的具有重载功能的定时器。本产品最多可配置 6 个基本定时器：BTIM0~5。
- GTIM 是一个可具有 4 路比较捕获功能的 16 位定时器。本产品最多可配置 2 个通用定时器：GTIM0~1。

表 12-1 管脚功能与定时器功能对照表

CTIM(x=0,1)	GTIM(x=0,1)	BTIM(y=0,3)
CTIMx_ETR	GTIMx_ETR	BTIMy_ETR
CTIMx_TOGP	GTIMx_TOGP	BTIMy+0_TOGP
CTIMx_TOGN	GTIMx_TOGN	BTIMy+0_TOGN
CTIMx_CH0	GTIMx_CH0	BTIMy+1_TOGP
CTIMx_CH1	GTIMx_CH1	BTIMy+1_TOGN
CTIMx_CH2	GTIMx_CH2	BTIMy+2_TOGP
CTIMx_CH3	GTIMx_CH3	BTIMy+2_TOGN

 说明

- BTIM0/1/2 共用 CTIM0_ETR；BTIM3/4/5 共用 CTIM1_ETR。
- 当 x=0 时，y=0；当 x=1 时，y=3。

12.2 主要特性

12.2.1 BTIM 主要特性

- 3 个 16-bit 定时器
- 每个定时器 2 个翻转输出
- 单脉冲模式
- 外部输入计数功能
- 门控功能
- 外部触发功能
- 级联功能

12.2.2 GTIM 主要特性

- 16-bit 定时器
- 2 个翻转输出
- 单脉冲模式
- 外部输入计数功能
- 门控功能
- 外部触发功能
- 4 路独立 PWM 输出, 调整范围 0% ~ 100%
- 4 路独立捕获
- 级联功能

12.3 功能说明

12.3.1 BTIM 功能描述

12.3.1.1 功能框图




图 12-1 BTIM 框图



说明

- 一组 3 个 BTIM，共用一个 ETR。
- ITR 信号来源详见“[定时器级联](#)”章节。

12.3.1.2 滤波单元

外部管脚输入的 ETR 信号经滤波、极性选择、边沿检测后，输出门控信号及边沿信号供计数单元及触发单元使用。由于 ETR 信号采用 PCLK 进行同步滤波，故输入的 ETR 信号的频率应低于 PCLK 的频率的二分之一。




图 12-2 BTIM 滤波单元示意图

12.3.1.3 计数单元

在每个 TCLKD 信号的上升沿，内部计数器 CNT 自动加 1。计数到 ARR 后产生溢出信号 OV（宽度为一个 PCLK），并复位内部计数值为 0 并再次开始加计数。计数器的计数范围为 0 至 ARR，计数单元的计数周期为 ARR+1。

定时器支持 2 种计数模式，One-Shot 模式与连续计数模式。

- 当设置 BTIMx_CR.OST 为 1 时，定时器工作于 One-Shot 模式；发生溢出后定时器立即停止计数，硬件自动清除 CEN。
- 当设置 BTIMx_CR.OST 为 0 时，定时器工作于连续计数模式；只要 BTIMx_CR.CEN 为 1，定时器会一直进行计数。

每次溢出时，BTIMx_IFR.UI 会被硬件置 1，若使能相应中断则可以产生溢出中断，用户应在中断服务程序中清除该溢出标志。

若 BTIMx_CR.TOGEN 为 1，则每溢出一次 TOGP/TOGN 输出电平翻转一次；用户可通过 GPIO 的复用功能将 TOGP/TOGN 信号输出到管脚用于驱动外部电路。




图 12-3 BTIM 计数器波形

12.3.1.4 定时器模式

当设置 BTIMx_CR.MD 为 0x00 时，BTIMx 工作于定时器模式。在该模式下，计数时钟为 PCLK 分频后的时钟 TCLKD，当设置 BTIMx_CR.CEN 为 1 后，定时器即从初值开始加计数，计数到 ARR 后产生溢出并重新从 0 开始计数。




图 12-4 BTIM 定时模式框图

12.3.1.5 计数器模式

当设置 BTIMx_CR.MD 为 0x01 时，BTIMx 工作于计数器模式。在该模式下，计数时钟为分频后的 ITR 或 ETR 管脚输入的信号。当设置 BTIMx_CR.CEN 为 1 后，计数器即从初值开始加计数，计数到 ARR 后产生溢出并重新从 0 开始计数。

通过 BTIMx_CR.TRS 可以选择计数时钟源为 ITR 或 ETR；通过 BTIMx_CR.ETP 可以选择对 ETR 管脚输入信号的上升沿或下降沿进行计数。




图 12-5 BTIM 计数器模式框图

12.3.1.6 触发启动模式

当设置 BTIMx_CR.MD 为 0x02 时，BTIMx 工作于触发启动模式，计数时钟为 PCLK 分频后的时钟 TCLKD。该模式下定时器具两种启动方法：设置 BTIMx_CR.CEN 为 1 或 TRS 信号上出现符合预期的电平变化。启动后，计数器即从初值开始加计数，计数到 ARR 后产生溢出并重新从 0 开始计数；在任意时刻设置 BTIMx_CR.CEN 为 0，则可以停止定时器。

通过 BTIMx_CR.TRS 选择 TRS 信号来源为 ETR 或 ITR。

通过 BTIMx_CR.ETP 可以选择 ETR 管脚输入信号的上升沿或下降沿启动定时器。

每次检测到符合预期的触发信号时，BTIMx_IFR.TI 会被硬件置 1，若使能相应中断则可以产生触发中断，用户应在中断服务程序中清除该触发标志。




图 12-6 BTIM 触发启动器模式框图




图 12-7 BTIM 触发启动模式计数示意图

12.3.1.7 门控模式

当设置 BTIMx_CR.MD 为 0x03 时，BTIMx 工作于门控模式，计数时钟为 PCLK 分频后的时钟 TCLKD。该模式下定时器需要满足两个条件才会进行计数：BTIMx_CR.CEN 为 1、ETR 管脚上的电平符合预期。定时器运行时，计数器从初值开始加计数，计数到 ARR 后产生溢出并重新从 0 开始计数。通过 BTIMx_CR.ETP 可以选择 ETR 管脚输入信号的高电平或低电平为计数电平。




图 12-8 BTIM 门控模式框图




图 12-9 BTIM 门控模式计数示意图

12.3.1.8 定时器级联

通过适当的配置 BTIM 可以级联使用，如将两个 16 位的定时器组合成一个 32 位的定时器。级联使用时，第一级定时器的计数时钟可以是 PCLK 或来自 ETR 管脚的输入信号，后级定时器的计数时钟为前级定时器的溢出信号。信号级联已在芯片内固化，其级联方式如下所示。




图 12-10 BTIM 定时器级联示意图

12.3.1.9 中断

表 12-2 BTIM 定时器中断

中断	说明
BTIMn	溢出/触发中断
BTIMn+1	溢出/触发中断
BTIMn+2	溢出/触发中断

 **说明**
n 取值为 0 和 3。

12.3.2 GTIM 功能描述

12.3.2.1 功能框图




图 12-11 GTIM 框图



说明

ITR 信号来源详见“[片内外设互联](#)”章节。

12.3.2.2 滤波单元

外部管脚输入的 ETR 信号经同步滤波、极性选择、边沿检测后，输出门控信号及边沿信号供计数单元及触发单元使用。由于 ETR 信号采用滤波时钟进行同步滤波，故输入的 ETR 信号的频率应低于滤波时钟的频率的二分之一。




图 12-12 GTIM 滤波单元示意图

12.3.2.3 计数单元

在每个 TCLKD 信号的上升沿，内部计数器 CNT 自动加 1。计数到 ARR 后产生溢出信号 OV（宽度为一个 PCLK），并复位内部计数值为 0 并再次开始加计数。计数器的计数范围为 0 至 ARR，计数单元的计数周期为 ARR+1。

定时器支持 2 种计数模式：One-Shot 模式与连续计数模式。

- 当设置 GTIM_CR0.OST 为 1 时，定时器工作于 One-Shot 模式；发生溢出后定时器立即停止计数，硬件自动清除 CEN。
- 当设置 GTIM_CR0.OST 为 0 时，定时器工作于连续计数模式；只要 GTIM_CR0.CEN 为 1，定时器会一直进行计数。

每次溢出时，GTIM_IFR.UI 会被硬件置 1，若使能相应中断则可以产生溢出中断，用户应在中断服务程序中清除该溢出标志。

若 GTIM_CR0.TOGEN 为 1，则每溢出一次 TOGP/TOGN 输出电平翻转一次；用户可通过 GPIO 的复用功能将 TOGP/TOGN 信号输出到管脚用于驱动外部电路。




图 12-13 GTIM 计数器波形

12.3.2.4 定时器模式

当设置 GTIM_CR0.MD 为 0x00 时，GTIM 工作于定时器模式。在该模式下，计数时钟为 PCLK 分频后的 TCLKD，当设置 GTIM_CR0.CEN 为 1 后，定时器即从初值开始加计数，计数到 ARR 后产生溢出并重新从 0 开始计数。




图 12-14 GTIM 定时模式框图

12.3.2.5 计数器模式

当设置 GTIM_CR0.MD 为 0x01 时，GTIM 工作于计数器模式。在该模式下，计数时钟为分频后的 ITR 或 ETR 管脚输入的信号。当设置 GTIM_CR0.CEN 为 1 后，计数器即从初值开始加计数，计数到 ARR 后产生溢出并重新从 0 开始计数。

通过 GTIM_CR0.TRS 可以选择计数时钟源为 ITR 或 ETR；通过 GTIM_CR0.ETP 可以选择对 ETR 管脚输入信号的上升沿或下降沿进行计数。




图 12-15 GTIM 计数器模式框图

12.3.2.6 触发启动模式

当设置 GTIM_CR0.MD 为 0x02 时，GTIM 工作于触发启动模式，计数时钟为 PCLK 分频后的 TCLKD。该模式下定时器具有两种启动方法：设置 GTIM_CR0.CEN 为 1 或 TRS 信号上符合预期的电平变化。

启动后，计数器即从初值开始加计数，计数到 ARR 后产生溢出并重新从 0 开始计数；在任意时刻设置 GTIM_CR0.CEN 为 0，则可以停止定时器。

通过 GTIM_CR0.TRS 选择 TRS 信号来源为 ETR 或 ITR。

通过 GTIM_CR0.ETP 可以选择 ETR 管脚输入信号的上升沿或下降沿启动定时器。

每次检测到符合预期的触发信号时，GTIM_IFR.TI 会被硬件置 1，若使能相应中断则可以产生触发中断，用户应在中断服务程序中清除该触发标志。




图 12-16 GTIM 触发启动器模式框图




图 12-17 GTIM 触发启动模式计数示意图

12.3.2.7 门控模式

当设置 GTIM_CR0.MD 为 0x03 时，GTIM 工作于门控模式，计数时钟为 PCLK 分频后的 TCLKD。该模式下定时器需要满足两个条件才会进行计数：GTIM_CR0.CEN 为 1、ETR 管脚上的电平符合预期。定时器运行时，计数器从初值开始加计数，计数到 ARR 后产生溢出并重新从 0 开始计数。通过 GTIM_CR0.ETP 可以选择 ETR 管脚输入信号的高电平或低电平为计数电平。




图 12-18 GTIM 门控模式框图




图 12-19 GTIM 门控模式计数示意图

12.3.2.8 比较捕获功能

GTIM 具有 4 路比较捕获通道，CH0~CH3。

12.3.2.8.1 捕获功能

当配置 CMMR.CCyM (y=0~3) 为 1~3 时，CHy 工作于捕获模式，支持三种捕获方法：

- 0b001：上升沿捕获
- 0b010：下降沿捕获
- 0b011：上升下降沿同时捕获

当 CHy 通道上出现所期望的脉冲边沿时，硬件自动将当前的记数值写入 CCRy 寄存器并置位 IFR.CCyF；若使能相应通道的中断，则产生比较捕获中断，用户应在中断服务程序中清除该中断标志。

下图给出了两个通道进行输入捕获时的示意。其中 CH0 在上升沿进行捕获；CH1 上升沿和下降沿同时进行捕获。




图 12-20 GTIM 捕获功能示意图

12.3.2.8.2 比较功能

当配置 CMMR.CCyM (y=0~3) 为 4~7 时，CHy 工作于比较模式，可以较出四种波形：

- 0b100：强制输出低电平
- 0b101：强制输出高电平
- 0b110：PWM 正向输出 (CNT ≥ CCRy 输出高电平)
- 0b111：PWM 反向输出 (CNT < CCRy 输出高电平)

 **说明**

当 ARR 值不为 0xFFFF 时，可以实现 PWM 调整范围为 0%~100%。
比如在正向输出模式 ARR 为 99 时，CCR 为 0~100 对应的占空比为 100%~0%。

下图给出了两个通道进行比较输出时的示意。其中 CH0 采用 PWM 正向输出；CH1 采用 PWM 反向输出。




图 12-21 GTIM 比较功能示意图

12.3.2.9 片内外设互联

触发互连信息如下：

表 12-3 GTIM TRS 触发源列表

CR0.TRS	0b00	0b01	0b10	0b11
GTIM0	GTIM0_ETR	GTIM1_OV	-	ATIM3_TRGO
GTIM1	GTIM1_ETR	GTIM0_OV	-	ATIM3_TRGO

GTIM0 的 CH0 输入可以从端口输入，也可通过端口功能寄存器选择可以连通到其他模块或端口。具体配置参考《端口控制器（GPIO）》章节寄存器“端口辅助功能定时器捕获输入选择（GPIO_TIMCPS）”相关描述。
GTIM0 的 ETR 输入可以从端口输入，也可通过端口功能寄存器选择可以连通到其他模块或端口。具体配置参考《端口控制器（GPIO）》章节寄存器“端口辅助功能定时器 ETR 选择（GPIO_TIMES）”相关描述。

12.3.2.10 中断

计数溢出，外部触发，通道的捕获比较都可以产生中断，通过相应的中断使能可以选择相应的中断。

12.4 寄存器

12.4.1 寄存器总表

- BTIM0 基地址: 0x40001800
- BTIM1 基地址: 0x40001900
- BTIM2 基地址: 0x40001A00
- BTIM3 基地址: 0x40001C00
- BTIM4 基地址: 0x40001D00
- BTIM5 基地址: 0x40001E00



说明

BTIM 在 SYSCTRL1.CTIMERx_FUN_SEL 为 1 时有效。

表 12-4 BTIM 寄存器偏移地址

偏移地址	寄存器	描述
0x00	BTIM_ARR	重载寄存器
0x04	BTIM_CNT	计数器寄存器
0x10	BTIM_CR	控制寄存器
0x14	BTIM_IER	中断使能控制寄存器
0x18	BTIM_IFR	中断标志寄存器
0x1C	BTIM_ICR	中断清除寄存器
0x48	BTIM_AIFR	复合中断标志寄存器
0x4C	BTIM_AICR	复合中断清除寄存器

- GTIM0 基地址: 0x40001800
- GTIM1 基地址: 0x40001C00



说明

BTIM 在 SYSCTRL1.CTIMERx_FUN_SEL 为 0 时有效。

表 12-5 GTIM 寄存器偏移地址

偏移地址	寄存器	描述
0x300	GTIM_ARR	重载寄存器
0x304	GTIM_CNT	计数寄存器
0x308	GTIM_CMMR	比较捕获控制寄存器
0x30C	GTIM_CR1	控制寄存器 1
0x310	GTIM_CR0	控制寄存器 0
0x314	GTIM_IER	中断使能控制寄存器

偏移地址	寄存器	描述
0x318	GTIM_IFR	中断标志寄存器
0x31C	GTIM_ICR	中断标志清除寄存器
0x320+0x4*y	GTIM_CCRy	CHy 比较/捕获寄存器 (y=0~3)

Preliminary

12.4.2 BTIM 寄存器

12.4.2.1 重载寄存器 (BTIM_ARR)

Offset	Bit Position																															
0x00	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x0000FFFF																															
Name	Reserved																ARR															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	ARR	定时器重载值	-	RW

12.4.2.2 计数寄存器 (BTIM_CNT)

Offset	Bit Position																															
0x04	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																CNT															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	CNT	定时器计数值	-	RW

12.4.2.3 控制寄存器 (BTIM_CR)

Offset	Bit Position																																	
0x10	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved																				ETP		TRS		OST		PRS		TOGEN		MD		CEN	
Access																					RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

位/位域	标记	位名	功能描述	读写
31:12	Reserved	保留	-	-
11	ETP	外部管脚输入的 ETR 信号极性选择	0b0: ETR 正向 (触发模式上升沿有效, 门控模式高电平有效) 0b1: ETR 反向 (触发模式下降沿有效, 门控模式低电平有效)	RW
10:9	TRs	触发源选择	0b00: ETR 管脚输入的信号 0b01: ITR, 详见“定时器级联”章节 - 其他: Reserved  说明 BTIM0~2 共用一个 ETR 管脚; BTIM3~5 共用另一个 ETR 管脚。	RW
8	OST	单次/连续计数模式控制	0b0: 连续计数模式 0b1: 单次计数模式	RW
7:4	PRs	预分频器分频系数配置	0b0000: DIV1 0b0001: DIV2 0b0010: DIV4 0b0011: DIV8 0b0100: DIV16 0b0101: DIV32 0b0110: DIV64 0b0111: DIV128 0b1000: DIV256 0b1001: DIV512 0b1010: DIV1024 0b1011: DIV2048 0b1100: DIV4096 0b1101: DIV8192 0b1110: DIV16384 0b1111: DIV32768	RW
3	TOGEN	TOG 管脚输出使能控制	0b0: TOGP、TOGN 输出电平均为 0 0b1: TOGP、TOGN 输出电平相反的信号	RW

位/位域	标记	位名	功能描述	读写
2:1	MD	定时器工作模式配置	0b00: 定时器模式, 计数时钟为 PCLK 0b01: 计数器模式, 计数时钟为 TRS 信号 0b10: 触发启动模式, 计数时钟为 PCLK, TRS 信号触发计数器启动 0b11: 门控模式, 计数时钟为 PCLK, ETR 管脚输入信号作为门控	RW
0	CEN	定时器使能控制	0b0: 定时器停止 0b1: 定时器使能  说明 触发启动模式触发后, CEN 由硬件置 1。	RW

12.4.2.4 中断使能控制寄存器 (BTIM_IER)

Offset	Bit Position																																
0x14	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reset	0x00000000																																
Name	Reserved																																
																															TI	UI	
Access																															RW		RW

位/位域	标记	位名	功能描述	读写
31:2	Reserved	保留	-	-
1	TI	触发中断使能控制	0b0: 禁止触发中断 0b1: 使能触发中断	RW
0	UI	溢出中断使能控制	0b0: 禁止溢出中断 0b1: 使能溢出中断	RW

12.4.2.5 中断标志寄存器 (BTIM_IFR)

Offset	Bit Position																																	
0x18	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved																																	
Access																															RO		TI	

位/位域	标记	位名	功能描述	读写
31:2	Reserved	保留	-	-
1	TI	触发标志	0b0: 未发生触发事件 0b1: 已发生触发事件	RO
0	UI	计数器溢出标志	0b0: 计数器未溢出 0b1: 计数器已溢出	RO

12.4.2.6 中断标志清除寄存器 (BTIM_ICR)

Offset	Bit Position																																
0x1C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reset	0x00000003																																
Name	Reserved																																
Access																																	WO

位/位域	标记	位名	功能描述	读写
31:2	Reserved	保留	-	-
1	TI	触发标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
0	UI	计数器溢出标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO

12.4.2.7 复合中断标志寄存器 (BTIM_AIFR)

Offset	Bit Position																															
0x48	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																										TI25C	UI25C	TI14C	UI14C	TI03C	UI03C
Access																											RO	RO	RO	RO	RO	RO

位/位域	标记	位名	功能描述	读写
31:6	Reserved	保留	-	-
5	TI25C	BTIM2/5 触发标志	● 0b0: 未发生触发事件 ● 0b1: 已发生触发事件	RO
4	UI25C	BTIM2/5 溢出标志	● 0b0: 计数器未溢出 ● 0b1: 计数器已溢出	RO
3	TI14C	BTIM1/4 触发标志	● 0b0: 未发生触发事件 ● 0b1: 已发生触发事件	RO
2	UI14C	BTIM1/4 溢出标志	● 0b0: 计数器未溢出 ● 0b1: 计数器已溢出	RO
1	TI03C	BTIM0/3 触发标志	● 0b0: 未发生触发事件 ● 0b1: 已发生触发事件	RO
0	UI03C	BTIM0/3 溢出标志	● 0b0: 计数器未溢出 ● 0b1: 计数器已溢出	RO

12.4.2.8 复合中断标志清除寄存器 (BTIM_AICR)

Offset	Bit Position																																							
0x4C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0								
Reset	0x0000003F																																							
Name	Reserved																												TI25C		UI25C		TI14C		UI14C		TI03C		UI03C	
Access																													WO		WO		WO		WO		WO		WO	

位/位域	标记	位名	功能描述	读写
31:6	Reserved	保留	-	-
5	TI25C	BTIM2/5 触发标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO
4	UI25C	BTIM2/5 溢出标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO
3	TI14C	BTIM1/4 触发标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO
2	UI14C	BTIM1/4 溢出标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO
1	TI03C	BTIM0/3 触发标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO
0	UI03C	BTIM0/3 溢出标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO

12.4.3 GTIM 寄存器

12.4.3.1 重载寄存器 (GTIM_ARR)

Offset	Bit Position																															
0x300	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x0000FFFF																															
Name	Reserved																ARR															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	ARR	定时器重载值	-	RW

12.4.3.2 计数寄存器 (GTIM_CNT)

Offset	Bit Position																															
0x304	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																CNT															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	CNT	定时器计数值	-	RW

12.4.3.3 控制寄存器 1 (GTIM_CR1)

Offset	Bit Position																															
0x30C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																								ETRFLT		Reserved					
Access																									RW							

位/位域	标记	位名	功能描述	读写
31:9	Reserved	保留	-	-
8:7	Reserved	保留	所有位读出为 0，写入时必须写 0	-
6:4	ETRFLT	ETR 管脚输入信号滤波配置	采样时钟为 PCLK 或 PCLK 分频，采样点个数为 N ● 0b000：无滤波 ● 0b001：F _{sample} =PCLK，N=2 ● 0b010：F _{sample} =PCLK，N=4 ● 0b011：F _{sample} =PCLK，N=6 ● 0b100：F _{sample} =PCLK/4，N=4 ● 0b101：F _{sample} =PCLK/4，N=6 ● 0b110：F _{sample} =PCLK/8，N=4 ● 0b111：F _{sample} =PCLK/8，N=6	RW
3:0	Reserved	保留	-	-

12.4.3.4 控制寄存器 0 (GTIM_CR0)

Offset	Bit Position																																	
0x310	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved																				ETP		TRS		OST		PRS		TOGEN		MD		CEN	
Access																					RW		RW		RW		RW		RW		RW		RW	

位/位域	标记	位名	功能描述	读写
31:12	Reserved	保留	-	-
11	ETP	外部管脚输入的 ETR 信号极性选择	0b0: ETR 正向 (触发模式上升沿有效, 门控模式高电平有效) 0b1: ETR 反向 (触发模式下降沿有效, 门控模式低电平有效)	RW
10:9	TRs	触发源选择	0b00: ETR 管脚输入的信号 0b01: 内部互联 1 0b10: 内部互联 2 0b11: 内部互联 3  说明 内部互联详见“片内外设互联”章节相关描述。	RW
8	OST	单次/连续计数模式控制	0b0: 连续计数模式 0b1: 单次计数模式	RW
7:4	PRs	预分频器分频系数配置	0b0000: DIV1 0b0001: DIV2 0b0010: DIV4 0b0011: DIV8 0b0100: DIV16 0b0101: DIV32 0b0110: DIV64 0b0111: DIV128 0b1000: DIV256 0b1001: DIV512 0b1010: DIV1024 0b1011: DIV2048 0b1100: DIV4096 0b1101: DIV8192 0b1110: DIV16384 0b1111: DIV32768	RW
3	TOGEN	TOG 管脚输出使能控制	0b0: TOGP、TOGN 输出电平均为 0 0b1: TOGP、TOGN 输出电平相反的信号	RW

位/位域	标记	位名	功能描述	读写
2:1	MD	定时器工作模式配置	● 0b00: 定时器模式, 计数时钟为 PCLK ● 0b01: 计数器模式, 计数时钟来自 TRS 选择信号 ● 0b10: 触发启动模式, 计数时钟为 PCLK, TRS 信号触发计数器启动 ● 0b11: 门控模式, 计数时钟为 PCLK, ETR 管脚输入信号作为门控	RW
0	CEN	定时器使能控制	● 0b0: 定时器停止 ● 0b1: 定时器使能  说明 触发启动模式触发后, CEN 由硬件置 1。	RW

12.4.3.5 中断使能控制寄存器 (GTIM_IER)

Offset	Bit Position																															
0x314	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																				COTRAD	OVTRAD	Reserved				CC3	CC2	CC1	CC0	TI	UI
Access																					RW	RW					RW	RW	RW	RW	RW	RW

位/位域	标记	位名	功能描述	读写
31:12	Reserved	保留	-	-
11	COTRAD	比较捕获 0 触发 ADC 使能	0b0: 禁止 0b1: 使能	RW
10	OVTRAD	溢出触发 ADC 使能控制	0b0: 禁止 0b1: 使能	RW
9:6	Reserved	保留	-	-
5	CC3	CH3 捕获比较中断使能控制	0b0: 禁止 0b1: 使能	RW
4	CC2	CH2 捕获比较中断使能控制	0b0: 禁止 0b1: 使能	RW
3	CC1	CH1 捕获比较中断使能控制	0b0: 禁止 0b1: 使能	RW
2	CC0	CH0 捕获比较中断使能控制	0b0: 禁止 0b1: 使能	RW
1	TI	触发中断使能控制	0b0: 禁止 0b1: 使能	RW
0	UI	溢出中断使能控制	0b0: 禁止 0b1: 使能	RW

12.4.3.6 中断标志寄存器 (GTIM_IFR)

Offset	Bit Position																																							
0x318	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0								
Reset	0x00000000																																							
Name	Reserved																												CC3		CC2		CC1		CC0		TI		UI	
Access																													RO		RO		RO		RO		RO		RO	

位/位域	标记	位名	功能描述	读写
31:6	Reserved	保留	-	-
5	CC3	CH3 比较捕获中断标志	● 0b0: 未发生比较捕获事件 ● 0b1: 已发生比较捕获事件	RO
4	CC2	CH2 比较捕获中断标志	● 0b0: 未发生比较捕获事件 ● 0b1: 已发生比较捕获事件	RO
3	CC1	CH1 比较捕获中断标志	● 0b0: 未发生比较捕获事件 ● 0b1: 已发生比较捕获事件	RO
2	CC0	CH0 比较捕获中断标志	● 0b0: 未发生比较捕获事件 ● 0b1: 已发生比较捕获事件	RO
1	TI	触发中断标志	● 0b0: 未发生触发事件 ● 0b1: 已发生触发事件	RO
0	UI	溢出中断标志	● 0b0: 计数器未溢出 ● 0b1: 计数器已溢出	RO

12.4.3.7 中断标志清除寄存器 (GTIM_ICR)

Offset	Bit Position																																									
0x31C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0										
Reset	0x0000003F																																									
Name	Reserved																																									
																													CC3		CC2		CC1		CC0		TI		UI			
Access																													WO		WO		WO		WO		WO		WO		UI	

位/位域	标记	位名	功能描述	读写
31:6	Reserved	保留	-	-
5	CC3	CH3 比较捕获中断标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO
4	CC2	CH2 比较捕获中断标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO
3	CC1	CH1 比较捕获中断标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO
2	CC0	CH0 比较捕获中断标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO
1	TI	触发中断标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO
0	UI	溢出中断标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO

12.4.3.8 比较捕获控制寄存器 (GTIM_CMMR)

Offset	Bit Position																															
0x308	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																CC3M		Reserved	CC2M		Reserved	CC1M		Reserved	CC0M						
Access																	RW			RW			RW			RW						

位/位域	标记	位名	功能描述	读写
31:15	Reserved	保留	-	-
14:12	CC3M	CH3 捕获比较模式配置	功能描述详见 CC0M	RW
11	Reserved	保留	-	-
10:8	CC2M	CH2 捕获比较模式配置	功能描述详见 CC0M	RW
7	Reserved	保留	-	-
6:4	CC1M	CH1 捕获比较模式配置	功能描述详见 CC0M	RW
3	Reserved	保留	-	-
2:0	CC0M	CH0 捕获比较模式配置	0b000: 无功能 0b001: 上升沿捕获 0b010: 下降沿捕获 0b011: 上升下降沿同时捕获 0b100: 强制输出低电平 0b101: 强制输出高电平 0b110: PWM 正向输出 (CNT ≥ CCR0 输出高电平) 0b111: PWM 反向输出 (CNT < CCR0 输出高电平)	RW

12.4.3.9 比较捕获寄存器 (GTIM_CCRy) (y=0~3)

偏移地址 (Offset) : 0x320+0x4*y

Offset	Bit Position																															
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x0000FFFF(GTIM_CCR0/GTIM_CCR2);0x00000000(GTIM_CCR1/GTIM_CCR3)																															
Name	Reserved																CCR															
Access																	RW															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	CCR	16 位比较捕获寄存器	-	RW

13 高级定时器 (ATIM)

13.1 简介

ATIM3 是由 1 个计数单元和 6 个比较单元组成的定时器，支持 6 个独立 PWM 输出或 3 对互补 PWM 输出。支持 6 个捕获输入。

使用定时器预分频、系统预分频器和系统时钟选择，可灵活的调整脉冲宽度和波形周期；可以方便的测量脉冲宽度。

13.2 主要特性

- 6 路独立 PWM 输出 CH0A、CH0B、CH1A、CH1B、CH2A、CH2B
- 3 路互补 PWM 输出 (CHxA、CHxB)
- 最多 6 路捕获输入
- 脉冲宽度测量
- 正交编码计数功能
- 单脉冲模式
- 外部输入计数功能
- 死区控制
- 刹车控制
- 边沿对齐、对称中心对齐与非对称中心对齐 PWM 输出




图 13-1 ATIM3 框图

13.3 功能说明

13.3.1 定时器时钟

定时器使用 PCLK 作为定时器时钟，下文定时器时钟使用 TCLK 标示。

13.3.2 定时计数器

高级定时器的主要模块是一个 16 位计数器及其相关的自动重载寄存器。计数器可递增计数、递减计数或交替进行递增和递减计数。计数器的时钟可通过预分频器进行分频。
计数器、自动重载寄存器和预分频器寄存器可通过软件进行读写。即使在计数器运行时也可执行读写操作。

13.3.3 定时器预分频

使用 TCLK 做为 Timer 定时器时钟时，可以使用预分频。预分频设置如下：

PRS	0b000	0b001	0b010	0b011	0b100	0b101	0b110	0b111
分频比	1	2	4	8	16	32	64	256

预分频器没有预装载缓存，因此对预分频进行更改，预分频将会立刻生效。

13.3.4 模式 0 计数定时器功能

该模式计数器向上计数。计数器支持两种计数模式，重载模式与自由计数模式，可以选择外部时钟 ETR 计数或系统时钟计数。门控 Gate 可以控制计数屏蔽。计数到最大值溢出产生中断。翻转输出信号 TOG/TOGN 由端口 CHA/CHB 输出。

重载模式计数范围从 ARR 向上计数到 0xFFFF 溢出，然后从 ARR 再开始计数，计数周期为 0xFFFF-ARR+1；自由计数模式从设置计数值计数到 0xFFFFFFFF 后溢出，溢出后计数值从 0x0 重新开始计数。

功能框图




图 13-2 模式 0 计数定时器自由计数框图




图 13-3 模式 0 计数定时器重载计数框图

计数波形




图 13-4 模式 0 计数定时器 16 位重载计数波形




图 13-5 模式 0 计数定时器 32 位自由计数波形

计数功能

计数功能用于测定某个事件发生的次数。在计数功能中，计数器在每个相应的输入时钟的下降沿累加一次。输入信号被内部的 TCLK 采样，因此外部输入时钟频率不能超过系统的 TCLK 时钟。计数到最大值会溢出并且产生中断。中断标志需要软件清除。

定时功能

定时功能用于产生间隔定时。在定时功能中，定时器有预除频，定时器在每个预除频的一个时钟累加一次，计数到最大值会溢出并且产生中断。中断标志需要软件清除。

时序图




图 13-6 模式 0 计数定时器自由计数时序图




图 13-7 模式 0 计数定时器重载计数时序图（预分频设置为 2）

Buzzer 功能

通过定时器的翻转输出功能可以实现驱动 Buzzer 的功能。使用 toggle 输出需要使能 DTR.MOE 控制位。设置 M0CR.TOGEN 为 0 可以同时设置端口 CHA、CHB 输出为 0。在计数时钟为 4MHz 情况下 Buzzer 输出不同频率的 timer 重载模式配置如下：

Buzzer 频率	计数器周期	计数器计数值	计数器重载值	CNT 初始值	ARR 重载值
1000Hz	0.5ms	2000	63536	0xF830	0xF830
2000Hz	0.25ms	1000	64536	0xFC18	0xFC18
4000Hz	0.125ms	500	65036	0xFE0C	0xFE0C

13.3.5 模式 1 脉宽测量 PWC

这种模式下可以自动测量输入脉冲的高电平低电平或者周期宽度。
第一个有效边沿计数器初始化为 0x0001，第二个有效边沿将停止计数，并将当前计数值存入 CCR0A，并且产生捕获中断 CA0F，如果计数器发生溢出，会产生溢出标志。设置溢出中断使能会产生溢出中断。

M1CR.EDG1ST	0	0	1	1
M1CR.EDG2ND	0	1	0	1
脉宽测量	上沿~上沿 周期宽度	上沿~下沿 高电平宽度	下沿~上沿 低电平宽度	下沿~下沿 周期宽度

周期测量时，会间隔一个周期测量一个周期。

PWC 功能框图




图 13-8 模式 1 脉宽测量 PWC 功能框图

通过寄存 MSCR.TS 选择测量信号源。

触发选择	取值	信号源
MSCR.TS	0b000	ETFP: ETR 外部输入滤波后的相位选择信号, 可选择外部滤波与输入反向
	0b001	ITR0: Timer 内部互联信号 0, 其他 timer 的 TRGO 输出
	0b010	ITR1: Timer 内部互联信号 1, 其他 timer 的 TRGO 输出
	0b011	ITR2: Timer 内部互联信号 2, 其他 timer 的 TRGO 输出
	0b100	ITR3: Timer 内部互联信号 3, 其他 timer 的 TRGO 输出
	0b101	IA0ED: 无效
	0b110	IAFP: CH0A 外部输入滤波后的相位选择信号, 可选择外部滤波与输入反向 (极性选择在脉宽测量模式下无效)
	0b111	IBFP: CH0B 外部输入滤波后的相位选择信号, 可选择外部滤波与输入反向 (极性选择在脉宽测量模式下无效)

关于 TRGO 输出请参见寄存器 MSCR 描述。

定时器	ITR0	ITR1	ITR2	ITR3
ATIM3	-	-	GTIM_OV	-

PWC 波形测量时序图




图 13-9 模式 1 脉宽测量 PWC 高电平脉冲宽度测量




图 13-10 模式 1 脉宽测量 PWC 下降沿到下降沿周期测量




图 13-11 模式 1 脉宽测量 PWC 上升沿到上升沿周期测量

PWC 单次触发模式

设置 M1CR.ONESHOT=1 可以设置 PWC 单次测量，测量完成后 CTEN 将被清除。




图 13-12 模式 1 脉宽测量 PWC 上升沿到上升沿周期测量单次模式

13.3.6 模式 2/3 比较捕获模式

13.3.6.1 计数器

计数器主要部分是一个 16 位计数器与相关的自动装载寄存器。这个计数器可以向上计数（模式 2），向下计数（模式 2）或向上向下双向计数（模式 3）。计数器的时钟可以由预分频器 PRS 分频得到，也可以选择 ETR 输入外部时钟或者通过 MSCR.TS 选择的外部输入信号和内部互联信号。




图 13-13 模式 2/3 比较捕获模式计数器框图

计数器基本单元包括：

- 计数器寄存器 CNT
- 预分频寄存器 M23CR.PRS
- 自动装载寄存器 ARR
- 重复次数寄存器 RCR
- 时钟选择控制寄存器 FLTR、M23CR、MSCR

自动装载寄存器具有缓存功能，计数器产生事件更新后重载值从缓存寄存器更新到计数器。当计数器停止状态或者缓存功能关闭状态，自动装载寄存器立刻更新到缓存寄存器。当定时器处于运行状态并行缓存功能有效时，写入到自动装载寄存器的值不会立刻更新到缓存寄存器，当事件更新后才有自动装载寄存器更新到缓存寄存器。

时钟选择及门控功能，触发功能，复位功能请参见模式 2/3 从模式章节相关描述。

13.3.6.2 计数器波形

模式 2 锯齿波计数波形

模式 2 为锯齿波计数波形，通过设置 M23CR.DIR 可以更改计数方向。

设置 M23CR.DIR 为 0 时，计数器为递增计数模式，这种模式下，计数器从 0 计数到自动重载值 (ATIM3_ARR)，然后重新从 0 开始计数并生成计数器上溢事件。如果使用重复计数器，则当递增计数的重复次数达到重复计数器寄存器中编程的次数加一次 (ATIM3_RCR+1) 后，将生成更新事件 (UEV)。否则，将在每次计数器上溢时产生更新事件。

将 M23CR.UG 位置 1（通过软件或使用从模式控制器）时，也将产生更新事件。

发生更新事件时，将更新所有寄存器且将更新标志 (ATIM3_IFR 寄存器中的 UIF 位) 置 1（取决于 M23CR.URS 位）：

- 自动重载缓存值将以 ARR 寄存器值进行更新
- 比较缓存值将以比较寄存器 CCRxy 进行更新

以下几张图为 ARR=0x2C 时不同计数方向的计数器波形，计数溢出周期时钟个数为 ARR+1。




图 13-14 模式 2 比较捕获模式无预分频的向上计数




图 13-15 模式 2 比较捕获模式带预分频的向上计数




图 13-16 模式 2 比较捕获模式无预分频的向下计数




图 13-17 模式 2 比较捕获模式带预分频的向下计数

模式 2 的计数波形如下图所示：




图 13-18 模式 2 边沿对齐计时器波形(M23CR.DIR=0)




图 13-19 模式 2 边沿对齐计时器波形(M23CR.DIR=1)

模式 3 三角波计数波形

模式 3 为三角波计数波形，计数方向控制位只读，不可以更改计数方向。
中心对齐（三角波）模式下 M23CR.DIR 方向位是只读的，写值无效。从其他模式切换到中心对齐模式 DIR 自动清 0。软件事件更新和从模式外部触发复位模式 DIR 自动清零。




图 13-20 模式 3 比较捕获模式带预分频的上下计数

模式 3 的计数波形如下图所示：




图 13-21 模式 3 中心对齐计数器波形

13.3.6.3 重复计数

重复计数器使用计数器的溢出进行向下计数。计数到 0 时，即计数器发生重复寄存器设置的值加一次溢出时。当缓存寄存器使能时，周期重载寄存器更新到周期缓存寄存器。比较模式下比较寄存器的值更新到比较缓存寄存器中。

重复计数器在下面条件成立时递减：

- 上计数模式下每次计数器溢出时
- 下计数模式下每次计数器下溢时
- 三角波模式下每次上溢出和每次下溢出时




图 13-22 重复计数器产生更新时序 (RCR.OV=0, RCR.UND=0)

RCR.OV 为重复计数控制上溢屏蔽功能位，如果 RCR.OV 为 1，则在执行重复计数时候，会忽略上溢事件。




图 13-23 上溢屏蔽时候重复计数器产生更新时序 (RCR.OV=1, RCR.UND=0)

RCR.UND 为重复计数控制下溢屏蔽功能位，如果 RCR.UND 为 1，则在执行重复计数时候，会忽略下溢事件。




图 13-24 下溢屏蔽时候重复计数器产生更新时序 (RCR.OV=0, RCR.UND=1)

除了上下溢出通过重复计数器可以产生事件更新 UEV 外，还可以通过写寄存器 M23CR.UG 产生软件及从模式复位事件更新 UEV；这时需要配置 M23CR.URS。

13.3.6.4 数据缓存

自动重载数据 ARR 与比较寄存器 CCRxy 都可以配置缓存功能，当缓存功能有效时，当发生 UEV 事件更新时，写入的周期值 ARR 与比较值 CCRxy 才会生效。

自动重载值在不同计数模式下的更新时序图如下：




图 13-25 模式 3 三角波模式缓存使能




图 13-26 模式 3 三角波模式缓存无效




图 13-27 模式 2 锯齿波模式上计数缓存使能




图 13-28 模式 2 锯齿波模式上计数缓存无效




图 13-29 模式 2 锯齿波模式下计数缓存使能




图 13-30 模式 2 锯齿波模式下计数缓存无效



说明

在三角波模式与锯齿波上计数模式时，如果缓存不使能，更改的 ARR 时，当前计数器的值要小于要更改的 ARR 周期值，否则当前周期会计数到 0xFFFF。

比较缓存与周期缓存更新状态一致，这里不一一列出时序图。




图 13-31 模式 2 锯齿波模式下计数比较缓存使能

13.3.6.5 比较输出 OCREF

比较输出 OCREFA 可以配置为单点比较，使用比较寄存器 CCRA 控制 OCREFA 的输出；OCREFA 的比较输出也可以配置为双点比较，使用比较寄存器 CCRA、CCRB 一起控制 OCREFA 的比较输出。OCREFB 的比较输出只能使用单点比较，使用比较寄存器 CCRB 控制 OCREFB 的比较输出。




图 13-32 OCREF 输出框图

OCREF 输出使用 ATIM3_FLTR.OCMyx 选择:

- 0b000: 强制为 0
- 0b001: 强制为 1
- 0b010: 比较匹配时强制为 0
- 0b011: 比较匹配时强制为 1
- 0b100: 比较匹配时翻转
- 0b101: 比较匹配时输出一个计数周期的高电平
- 0b110: PWM 模式 1
 - ▶ 单点比较
 - 上计数时 $CNT < CCR_{xy}$ 输出为高电平, 下计数时 $CNT > CCR_{xy}$ 输出为低电平
 - ▶ 双点比较
 - ◆ 锯齿波上计数 $CCR_{xA} < CNT \leq CCR_{xB}$ 输出为低电平
 - ◆ 锯齿波下计数 $CCR_{xA} < CNT \leq CCR_{xB}$ 输出为高电平
 - ◆ 三角波上计数 $CNT < CCR_{xA}$ 输出为高电平, 下计数 $CNT > CCR_{xB}$ 输出为低电平
- 0b111: PWM 模式 2
 - ▶ 单点比较
 - 上计数时 $CNT < CCR_{xy}$ 输出为低电平, 下计数时 $CNT > CCR_{xy}$ 输出为高电平
 - ▶ 双点比较
 - ◆ 锯齿波上计数 $CCR_{xA} \leq CNT < CCR_{xB}$ 输出为高电平
 - ◆ 锯齿波下计数 $CCR_{xA} \leq CNT < CCR_{xB}$ 输出为低电平
 - ◆ 三角波上计数 $CNT < CCR_{xA}$ 输出为低电平, 下计数 $CNT > CCR_{xB}$ 输出为高电平



说明

强制输出有高优先级, 当强制输出有效时, 互补输出控制无效。




图 13-33 锯齿波计数单点比较 OCREF 输出波形 (OCMyx=0b111)




图 13-34 三角波计数单点比较 OCREF 输出波形 (OCMyx=0b111)




图 13-35 锯齿波计数双点比较 OCREF 输出 (OCMyx=0b111)




图 13-36 三角波计数双点比较 OCREF 输出 (OCMyx=0b111)

13.3.6.6 独立 PWM 输出

由 OCREFA 控制 CHA 的输出，OCREFB 控制 CHB 的输出。通过 FLTR.CCPA、FLTR.CCPB 可以控制 CHA、CHB 输出的反向。




图 13-37 独立 PWM 输出框图

PWM 输出与 OCREF 关系如下图所示：




图 13-38 CCPy=0 时 PWM 输出波形




图 13-39 CCPy=1 时 PWM 输出波形

13.3.6.7 互补 PWM 输出

由 OCREFA 控制 CHA 的输出，OCREFA 同时控制 CHB 的输出。比较寄存器 CCRxB 可以作为专用比较控制 ADC 触发。




图 13-40 互补 PWM 输出框图




图 13-41 互补 PWM 输出波形图

13.3.6.8 有死区的 PWM 输出

在互补 PWM 输出模式下可以设置死区功能。




图 13-42 互补 PWM 输出波形图（有死区）

死区时间使用 8 位 DTR 控制，死区时间 dt 与 DTR 的关系如下：

DTR	T	dt	step
DTR[7]=0b0	DTR[6:0]+2	2~129	1
DTR[7:6]=0b10	{DTR[5:0]+64}*2 +2	130~256	2
DTR[7:5]=0b110	{DTR[4:0]+32}*8 +2	258~506	8
DTR[7:5]=0b111	{DTR[4:0]+32}*16 +2	514~1010	16




图 13-43 死区时间

 **说明**
当 TCLK 为 48MHz 且 M23CR.PRS 设置为 0 的时候，死区时间由 5.33μs 调整为 21.04μs。

13.3.6.9 单脉冲输出

单脉冲模式 (ONESHOT) 是上述 PWM 模式的一个特例。在这种模式下，计数器可以在一个激励信号的触发下启动，并可在一段可编程的延时后产生一个脉宽可编程的脉冲。

可以通过从模式控制器启动计数器。可以在输出比较模式或 PWM 模式下生成波形。将 ATIM3_M23CR 寄存器中的 ONESHOT 位置 1，即可选择单脉冲模式。这样，发生下一更新事件 UEV 时，计数器将自动停止。单脉冲模式在锯齿波下计数模式计数器初值不要设置为 0，上计数模式计数值不要设置到大于等于 ARR。只有当比较值与计数器初始值不同时，才能正确产生输出脉冲。启动前（定时器等待触发时），必须进行如下配置：

- 递增计数时： $CNT < CCR_{xy} \leq ARR$ （特别注意 $CCR_{xy} > 0$ ）
- 递减计数时： $CNT > CCR_{xy}$




图 13-44 三角波模式单脉冲计数




图 13-45 锯齿波上计数单脉冲模式




图 13-46 锯齿波下计数单脉冲模式

13.3.6.10 比较中断

锯齿波比较匹配会将 IFR 寄存器相应的标志置 1，如果中断使能 CRCHx.CIEy (x=0/1/2;y=A/B) 将会触发中断。

三角波比较匹配可单独选择上升计数比较匹配，下降计数比较匹配或者两者比较都匹配。

比较 A 比较匹配当计数值与 CCRxA 相等时，统一使用 M23CR.CIS 控制：

- M23CR.CIS=0b00 时，比较匹配无输出
- M23CR.CIS=0b01 时，上计数时比较匹配
- M23CR.CIS=0b10 时，下计数时比较匹配
- M23CR.CIS=0b11 时，上下计数时比较都匹配

比较 B 比较匹配当计数值与 CCRxB 相等时，不同通道可以使用 CRCHx.CISB 单独控制：

- CRCHx.CISB=0b00 时，通道 x 比较匹配无输出
- CRCHx.CISB=0b01 时，通道 x 上计数时比较匹配
- CRCHx.CISB=0b10 时，通道 x 下计数时比较匹配
- CRCHx.CISB=0b11 时，通道 x 上下计数时比较都匹配

B 通道比较匹配单独控制为了更灵活的触发 ADC。更多信息请参见 [Timer 触发 ADC](#) 章节相关描述。




图 13-47 比较中断示意图

13.3.6.11 捕获输入

在三角波计数或者锯齿波计数模式下都可以设置捕获功能（M23CR.MODE=2/3），可以设置捕获的电平边沿，当发生捕获时捕获的值存入比较捕获寄存器并产出捕获中断。

每个通道的比较捕获功能可以单独设置，通过寄存器 CRCHx.CSA/CSB 选择。每个通道的捕获边沿可以单独设置，通过寄存器 CRCHx.CFy/CRy（x=0/1/2;y=A/B）选择捕获触发的边沿。

当捕获发生后捕获标志未清除前再次发生捕获动作，会产生捕获数据覆盖标志。定时器未启动时如果有效的捕获边沿也会产生捕获标志及捕获动作。




图 13-48 捕获功能框图




图 13-49 捕获时序图

CH0A 的捕获输入

CH0A 的捕获输入信号如下表所示。

表 13-7 CH0A 捕获输入信号

MSCR.IA0S	ATIM3
0b0	CH0A
0b1	CH0A CH1A CH2A 异或输入




图 13-50 ATIM3 CH0A 捕获输入端口选择

CH0B 的捕获输入

CH0B 的捕获输入信号如下表所示。

MSCR.IB0S	ATIM3	
0b0	CH0B	
0b1	内部触发 MSCR.TS 选择信号	
	MSCR.TS 取值	通道 B 捕获输入
	0b000	ETR 滤波相位选择输出信号，滤波相位选择可配
	0b001	内部互联 ITR0
	0b010	内部互联 ITR1
	0b011	内部互联 ITR2
	0b100	内部互联 ITR3
	0b101	CH0A 边沿
	0b110	CH0A 滤波输出信号，滤波功能可配
	0b111	CH0B 滤波输出信号，滤波功能可配




图 13-51 CH0B 捕获输入端口选择

13.3.7 模式 2/3 从模式

定时器能够在多种模式下和一个外部的触发同步：复位模式、门控模式和触发模式。




图 13-52 模式 2/3 从模式示意图

从模式功能选择通过 MSCR.SMS 选择：

	取值	说明
MSCR.SMS	0b001	从模式功能选择复位模式
	0b010	从模式功能选择触发模式
	0b111	从模式功能选择门控模式
MSCR.TS	0b000	端口 ETR 的滤波相位选择后的信号 ETFP, 滤波功能可配置
	0b001	内部互联信号 ITR0
	0b010	内部互联信号 ITR1
	0b011	内部互联信号 ITR2
	0b100	内部互联信号 ITR3
	0b101	端口 CH0A 的边沿信号
	0b110	端口 CH0A 的滤波相位选择后的信号 IAFP, 滤波功能可配置
	0b111	端口 CH0B 的滤波相位选择后的信号 IBFP, 滤波功能可配置

门控计数

按照选中的输入端电平使能计数器。在如下的例子中，计数器只在 CH0A 为低电平时向上计数：

- 配置通道 CH0A 以检测 CH0A 上的低电平。配置输入滤波器带宽（本例中不需要滤波，所以保持 FLTR.FLTAE=0b000）。置 FLTR 寄存器中 CCPA0=1 以确定极性（只检测低电平）。
- 置 MSCR 寄存器中 SMS=0b111，配置定时器为门控模式；置 MSCR 寄存器中 TS=0b110，选择 CH0A 作为输入源。
- 置 M23CR 寄存器中 CTEN=1，启动计数器。在门控模式下，如果 CTEN=0，则计数器不能启动，不论触发输入电平如何。只要 CH0A 为低，计数器开始依据内部时钟计数，一旦 CH0A 变高则停止计数。



说明

门控输入不能是脉冲信号。当门控计数时，TS 不能配置为 0b101；当 TS 配置为 0b001/0b010/0b011/0b100 时，需要注意 ITR 是否为脉冲信号。




图 13-53 模式 2/3 从模式门控功能

触发功能

使用外部触发（CH0A、CH0B、ETR）可以使定时器同步启动，使用定时器内部互联信号结合 MSCR.MSM 也可以配置定时器同步启动。触发信号为输入信号的上升沿。也可以使用软件写 M23CR.TG 启动软件触发功能。

输入端上选中的事件使能计数器。在下面的例子中，计数器在 CH0B 输入的上升沿开始向上计数：

- 配置通道 CH0B 检测 CH0B 的上升沿。配置输入滤波器带宽（本例中，不需要任何滤波器，保持 FLTR.FLTBE=0b000）。设 FLTR 寄存器中 CCPB0=0 以确定极性（不反向）。

- 置 MSCR 寄存器中 SMS=0b010，配置定时器为触发模式；置 MSCR 寄存器中 TS=0b111，选择 CH0B 作为输入源。当 CH0B 出现一个上升沿时，计数器开始在内部时钟驱动下计数，同时设置 TIF 标志。CH0B 上升沿和计数器启动计数之间的延时，取决于 CH0B 输入端的同步电路。



说明

如果使用下降沿触发，先选择触发极性，然后再选择模式，否则会产生误触发。

复位计数

在发生一个触发输入事件时，计数器和它的预分频器能够重新被初始化；同时，如果 CR 寄存器的 URS 位为低，还产生一个更新事件 UEV；然后所有的预装载寄存器（ARR，CCRxy）都被更新了。




图 13-54 模式 2/3 从模式触发和复位功能

13.3.8 正交编码计数功能

MSCR.SMS=4/5/6，对应正交编码模式的模式 1/2/3。这时计数器根据 IAFP 和 IBFP 的相位关系进行编码计数。IAFP、IBFP 为端口输入 CH0A、CH0B 的滤波相位选择的信号。
模式 1 使用 CH0A 的边沿计数。模式 2 使用 CH0B 的边沿计数。模式 3 使用 CH0A 和 CH0B 的边沿都计数。为了保证计数相位的正确性，需要保证 A/B 输入的相位大于一个脉冲宽度的相位差，A/B 输入脉冲宽度需要大于两个脉冲宽度。

如下表所示，IAFP 边沿条件对应 IBFP 电平信号；IBFP 边沿条件对应 IAFP 电平信号。例如 MOD1，当 IBFP 为高电平时，IAFP 被检测到上升沿，则计数器向下计数；当 IBFP 为高电平的时候，IAFP 被检测到下降沿，则计数器向上计数。

模式	正交信号电平条件		正交信号 IAFP 边沿条件		正交信号 IBFP 边沿条件	
	IBFP	IAFP	上升沿	下降沿	上升沿	下降沿
MOD1	高电平	-	向下计数	向上计数	-	-
	低电平	-	向上计数	向下计数	-	-
MOD2	-	高电平	-	-	向上计数	向下计数
	-	低电平	-	-	向下计数	向上计数
MOD3	高电平	-	向下计数	向上计数	-	-
	低电平	-	向上计数	向下计数	-	-
	-	高电平	-	-	向上计数	向下计数
	-	低电平	-	-	向下计数	向上计数

CHAF/CHBF 为端口 CH0A/CH0B 滤波的信号，IAFP/IBFP 为端口滤波相位选择后的信号。




图 13-56 正交编码计数模式 3 计数示意图

13.3.9 Timer 触发 ADC

UEV 触发 ADC

当产生事件更新 UEV，且 ADTR.UEVE 和 ADTR.ADTE 使能，可以向 ADC 输出触发请求。

比较匹配触发 ADC

CCR0A、CCR1A、CCR2A 比较匹配可以配置触发 ADC：

- 模式 3：通过控制寄存器 M23CR.CIS 统一控制 CHxA 通道的比较匹配条件：可以选择上计数比较匹配、下计数比较匹配或上下计数都比较匹配触发。
 - 模式 2：不需要设置 M23CR.CIS。
- CCR0B、CCR1B、CCR2B 比较匹配可以配置触发 ADC：
- 模式 3：通过寄存器 CRCHx.CISB 分别控制 CHxB 通道的比较匹配条件：可以选择上计数比较匹配、下计数比较匹配或上下计数都比较匹配触发。
 - 模式 2：不需要设置 CRCHx.CISB。




图 13-57 Timer 触发 ADC

13.3.10 刹车控制

外部 BK 端口输入可控制刹车，系统 fail 可以控制刹车功能。通过 M23CR.BG 可以实现软件刹车功能，控制输出端口到设定的状态。

13.3.11 中断

表 13-12 ATIM3 中断列表

中断控制寄存器	中断名
MxCR.UIE(x=0/1/23)	溢出中断/事件更新中断
CRCHx.CIEA(x=0/1/2)	通道 (0/1/2) A 比较捕获中断
CRCHx.CIEB(x=0/1/2)	通道 (0/1/2) B 比较捕获中断
M23CR.BIE	刹车中断
M23CR.TIE	触发中断
M23CR.OVE	上溢中断
M23CR.UNDE	下溢中断

13.3.12 Timer 互联

TRGO 输出信号可以连接到其他定时器的 ITR 信号。连接关系如下：

表 13-13 定时器互联信号列表

	ITR0	ITR1	ITR2	ITR3
CTIM0	-	CTIM1_OV	-	ATIM3_TRGO
CTIM1	-	CTIM0_OV	-	ATIM3_TRGO
ATIM3	CTIM0_OV	CTIM1_OV	CTIM1_TOG	-

 **说明**
CTIM0_OV 和 CTIM1_OV 是单周期信号，不能作为门控模式的输入。

13.3.13 输入互联

ATIM3 的 ETR 输入可以从端口输入，也可通过端口功能寄存器选择可以连通到其他模块或端口。具体配置参考《端口控制器 (GPIO)》章节寄存器“端口辅助功能定时器 ETR 选择 (GPIO_TIMES)”相关描述。
ATIM3 的 CH0A 输入可以从端口输入，也可通过端口功能寄存器选择可以连通到其他模块或端口。具体配置参考《端口控制器 (GPIO)》章节寄存器“端口辅助功能定时器捕获输入选择 (GPIO_TIMCPS)”相关描述。

13.4 操作示例

13.4.1 模式 0 计数定时器功能设置示例

操作步骤

- **重载定时器设置**
 - 步骤 1. 设置定时器模式 M0CR.MODE=0;
 - 步骤 2. 设置装载值 ARR;
 - 步骤 3. 设置计数器初值 CNT;
 - 步骤 4. 清除中断标志;
 - 步骤 5. 使能中断 M0CR.UIE;
 - 步骤 6. 使能重载模式 M0CR.MD;
 - 步骤 7. 开启定时器 M0CR.CTEN。
- **BUZZER 输出控制**
 - 步骤 1. 根据输出频率设置合适的 ARR 值；
 - 步骤 2. 设置定时器为重载模式，参考[重载定时器设置](#)；
 - 步骤 3. 使能输出使能 DTR.MOE;
 - 步骤 4. 启动另外一个定时器控制 M0CR.TOGEN 实现频率的间隔输出。

13.4.2 模式 1 脉宽测量 PWC 设置示例

操作步骤

- **脉冲低电平测量设置**
 - 步骤 1. 设置为脉冲测量模式 M1CR.MODE=1;
 - 步骤 2. 设置 MSCR.TS 选择测量的信号，再依据 MSCR.TS 设置，配置 MSCR.IA0S/IB0S (IB0S 不可配置为 1)，选择需要测量的通道；
 - 步骤 3. 设置 M1CR.EDG2ND=0, M1CR.EDG1ST=1 选择测量低电平；
 - 步骤 4. 清除中断标志;

- 步骤 5. 使能溢出中断 M1CR.UIE;
- 步骤 6. 使能测量结束中断 CR0.CIEA;
- 步骤 7. 使能定时器 M1CR.CTEN;
- 步骤 8. 中断服务程序中读取 CCR0A 及溢出次数并清除中断标志;
- 步骤 9. 等待下次测量。

- **脉冲高电平单次测量设置**

- 步骤 1. 设置为脉冲测量模式 M1CR.MODE=1;
- 步骤 2. 设置 MSCR.TS 选择测量的信号, 再依据 MSCR.TS 设置, 配置 MSCR.IA0S/IB0S (IB0S 不可配置为 1), 选择需要测量的通道;
- 步骤 3. 设置脉冲单次测量模式 M1CR.ONESHOT=1;
- 步骤 4. 设置 M1CR.EDG2ND=1, M1CR.EDG1ST=0 选择测量高电平;
- 步骤 5. 清除中断标志;
- 步骤 6. 使能溢出中断 M1CR.UIE;
- 步骤 7. 使能测量结束中断 CR0.CIEA;
- 步骤 8. 使能定时器 M1CR.CTEN;
- 步骤 9. 中断服务程序中读取 CCR0A 及溢出次数并清除中断标志;
- 步骤 10. 测量结束。

13.4.3 模式 2/3 比较捕获模式设置示例

操作步骤

- **边沿对齐独立 PWM 输出设置**

- 步骤 1. 设置模式 M23CR.MODE=2;
- 步骤 2. 设置锯齿波计数方向 M23CR.DIR;
- 步骤 3. 设置 PWM 周期值 ARR;
- 步骤 4. 设置计数器初值 (初值必须小于周期值);
- 步骤 5. 设置 PWM 比较值 CCRxA、CCRxB;
- 步骤 6. 设置 PWM 输出比较模式 FLTR.OCMAx、FLTR.OCMBx 为 6 或 7;
- 步骤 7. 清除相关中断标志;
- 步骤 8. 使能相应的中断;
- 步骤 9. 设置输出极性 FLTR.CCPAx、FLTR.CCPBx;
- 步骤 10. 使能输出 DTR.MOE;
- 步骤 11. 使能定时器 M23CR.CTEN。

- **中心对齐互补 PWM 输出设置**

- 步骤 1. 设置模式 M23CR.MODE=3;
- 步骤 2. 设置互补输出 M23CR.COMP;
- 步骤 3. 设置 PWM 周期值 ARR;
- 步骤 4. 设置计数器初值 (初值必须小于周期值);
- 步骤 5. 设置 PWM 比较值 CCRxA (CCRxB 不需要设置, PWM 输出与这个寄存器无关);
- 步骤 6. 设置 PWM 输出比较模式 FLTR.OCMAx、FLTR.OCMBx 为 6 或 7;
- 步骤 7. 清除相关中断标志;
- 步骤 8. 使能相应的中断;
- 步骤 9. 设置输出极性 FLTR.CCPAx、FLTR.CCPBx;
- 步骤 10. 使能输出 DTR.MOE;
- 步骤 11. 使能定时器 M23CR.CTEN。

● 三角波非中心对齐带死区互补 PWM 输出设置

- 步骤 1. 设置模式 M23CR.MODE=3;
- 步骤 2. 设置互补输出 M23CR.COMP;
- 步骤 3. 设置两个比较使能 M23CR.PWM2S;
- 步骤 4. 设置 PWM 周期值 ARR;
- 步骤 5. 设置计数器初值 (初值必须小于周期值);
- 步骤 6. 设置 PWM 比较值 CCRxA、CCRxB (上计数比较点为 CCRxA, 下计数比较点为 CCRxB);
- 步骤 7. 设置 PWM 输出比较模式 FLTR.OCMAx、FLTR.OCMBx 为 6 或 7;
- 步骤 8. 清除相关中断标志;
- 步骤 9. 使能相应的中断;
- 步骤 10. 设置输出极性 FLTR.CCPA_x、FLTR.CCPB_x;
- 步骤 11. 设置死区使能 DTR.DTEN;
- 步骤 12. 设置死区时间 DTR.DTR;
- 步骤 13. 使能输出 DTR.MOE;
- 步骤 14. 使能定时器 M23CR.CTEN。

● 捕获功能设置, 设置 CH0B 为上升沿捕获功能

- 步骤 1. 选择计数器计数方式, 设置 M23CR.MODE=2;
- 步骤 2. 选择 CH0B 为捕获模式 CRCH0.CSB=1;
- 步骤 3. 根据需求选择输入滤波 FLTR.FLTB0;
- 步骤 4. 选择捕获的边沿 CRCH0.CRB=1;
- 步骤 5. 设置 ARR 改变周期值;
- 步骤 6. 清除相关中断标志;
- 步骤 7. 清除捕获标志, 使能相应中断;
- 步骤 8. 启动定时器 M23CR.CTEN;
- 步骤 9. 查询到捕获标志后, 读取 CCR0B 获得捕获值。



说明

定时器未启动时如果有效的捕获边沿也会产生捕获标志及捕获动作。

13.4.4 互补 PWM 输出时 B 比较作为 ADC 触发功能

操作步骤

- 步骤 1. 设置为 PWM 互补输出模式, 相关步骤参考[中心对齐互补 PWM 输出设置](#)
- 步骤 2. 设置 CCRxB 设置 ADC 触发比较点
- 步骤 3. 设置 CRCHx.CISB 选择上计数下计数比较匹配 (锯齿波不需要选择)
- 步骤 4. 选择 ADC 触发比较的源 ADTR
- 步骤 5. 使能 ADC 触发 ADTR.ADTE

13.5 寄存器

13.5.1 寄存器总表

ATIM3 基地址: 0x40009800

表 13-14 模式 0 定时器寄存器偏移地址

偏移地址	寄存器	描述
0x000	ATIM3_ARR	重载寄存器/周期
0x004	ATIM3_CNT	16 位模式计数寄存器
0x008	ATIM3_CNT32	32 位模式计数寄存器  说明 ATIM3_CNT32 是 ATIM3_ARR 与 ATIM3_CNT 的重映射寄存器。为了方便 32 位定时器写操作。
0x00C	ATIM3_M0CR	模式 0 控制寄存器
0x010	ATIM3_IFR	中断标志寄存器
0x014	ATIM3_ICLR	中断清除寄存器
0x030	ATIM3_DTR	死区时间寄存器

表 13-15 模式 1 脉宽测量 PWC 寄存器偏移地址

偏移地址	寄存器	描述
0x004	ATIM3_CNT	16 位模式计数寄存器
0x00C	ATIM3_M1CR	模式 1 控制寄存器
0x010	ATIM3_IFR	中断标志寄存器
0x014	ATIM3_ICLR	中断清除寄存器
0x018	ATIM3_MSCR	主从模式控制寄存器
0x01C	ATIM3_FLTR	输入滤波
0x024	ATIM3_CR0	控制寄存器
0x03C	ATIM3_CCR0A	比较捕获寄存器

表 13-16 模式 2/3 比较捕获模式寄存器偏移地址

偏移地址	寄存器	描述
0x000	ATIM3_ARR	重载寄存器/周期
0x004	ATIM3_CNT	16 位模式计数寄存器
0x00C	ATIM3_M23CR	模式 23 控制寄存器

偏移地址	寄存器	描述
0x010	ATIM3_IFR	中断标志寄存器
0x014	ATIM3_ICLR	中断清除寄存器
0x018	ATIM3_MSCR	主从模式控制寄存器
0x01C	ATIM3_FLTR	输出控制/输入滤波
0x020	ATIM3_ADTR	ADC 触发控制寄存器
0x024	ATIM3_CRCH0	通道 0 控制寄存器
0x028	ATIM3_CRCH1	通道 1 控制寄存器
0x02C	ATIM3_CRCH2	通道 2 控制寄存器
0x030	ATIM3_DTR	死区时间寄存器
0x034	ATIM3_RCR	重复周期设置寄存器
0x038	ATIM3_ARRDM	重载寄存器/周期映射地址
0x03C	ATIM3_CCR0A	通道 0A 比较捕获寄存器
0x040	ATIM3_CCR0B	通道 0B 比较捕获寄存器
0x044	ATIM3_CCR1A	通道 1A 比较捕获寄存器
0x048	ATIM3_CCR1B	通道 1B 比较捕获寄存器
0x04C	ATIM3_CCR2A	通道 2A 比较捕获寄存器
0x050	ATIM3_CCR2B	通道 2B 比较捕获寄存器

13.5.2 模式 0 计数定时器寄存器

13.5.2.1 16 位模式重载寄存器 (ATIM3_ARR)

Offset	Bit Position																															
0x000	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																ARR															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	ARR	16 位重载定时器重载值寄存器	-	RW

13.5.2.2 16 位模式计数寄存器 (ATIM3_CNT)

Offset	Bit Position																															
0x004	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																CNT															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	CNT	16 位重载定时器计数值寄存器	-	RW

13.5.2.3 32 位模式计数寄存器 (ATIM3_CNT32)

Offset	Bit Position																															
0x008	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	CNT32																															
Access	RW																															

位/位域	标记	位名	功能描述	读写
31:0	CNT32	32 位定时器计数值寄存器	仅在模式 0 32 位定时器自由计数模式下有效，其他模式禁止写该寄存器	RW

13.5.2.4 控制寄存器 (ATIM3_MOCR)

Offset	Bit Position																															
0x00C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00600008																															
Name	Reserved																MODE	Reserved	UIE	GATEP	GATE	Reserved	PRS				TOGEN	CT	MD	CTEN		
Access																	RW		RW	RW	RW		RW				RW	RW	RW	RW		

位/位域	标记	位名	功能描述	读写
31:14	Reserved	保留	-	-
13:12	MODE	工作模式	0b00: 定时器模式 0 0b01: PWC 模式 0b10: 锯齿波模式 0b11: 三角波模式	RW
11	Reserved	保留	-	-
10	UIE	中断使能控制	0b0: 禁止 0b1: 使能	RW
9	GATEP	端口 GATE 极性控制	0b0: 端口 GATE 高电平有效 0b1: 端口 GATE 低电平有效	RW
8	GATE	定时器门控使能	0b0: 无门控, CTEN=1 时定时器工作 0b1: 门控使能, 端口 GATE 有效并且 CTEN=1 时定时器才工作	RW
7	Reserved	保留	-	-
6:4	PRS	内部时钟分频选择	0b000: 1 0b001: 2 0b010: 4 0b011: 8 0b100: 16 0b101: 32 0b110: 64 0b111: 256	RW
3	TOGEN	模式 0 下翻转输出使能	0b0: 翻转输出关闭, CHA、CHB 输出为低电平 0b1: 翻转输出使能	RW
2	CT	计数时钟选择	0b0: 内部计数时钟 TCLK 0b1: 外部计数时钟 ETR  说明 配置外部时钟模式, 该时钟选择无效。	RW
1	MD	模式选择 32 定时/16 定时模式选择	0b0: 32 位自由计数 0b1: 16 位重载计数	RW
0	CTEN	定时器使能	0b0: 禁止 0b1: 使能	RW

13.5.2.5 中断标志寄存器 (ATIM3_IFR)

Offset	Bit Position																																	
0x010	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved																																RO	UIF
Access																																	RO	UIF

位/位域	标记	位名	功能描述	读写
31:1	Reserved	保留	-	-
0	UIF	溢出中断	0b0: 计数器未溢出 0b1: 计数器已溢出	RO

13.5.2.6 中断标志清除寄存器 (ATIM3_ICLR)

Offset	Bit Position																																
0x014	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reset	0x000FFFFF																																
Name	Reserved																																UIF
Access																																	WO

位/位域	标记	位名	功能描述	读写
31:1	Reserved	保留	-	-
0	UIF	溢出中断清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO

13.5.2.7 死区时间寄存器 (ATIM3_DTR)

Offset	Bit Position																															
0x030	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																				MOE	Reserved										
Access																					RW											

位/位域	标记	位名	功能描述	读写
31:13	Reserved	保留	-	-
12	MOE	翻转输出使能	0b0: 翻转输出为输入状态 0b1: 翻转端口为输出状态	RW
11:0	Reserved	保留	-	-

13.5.3 模式 1 脉宽测量 PWC 寄存器

13.5.3.1 16 位模式计数寄存器 (ATIM3_CNT)

Offset	Bit Position																															
0x004	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																CNT															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	CNT	计数值寄存器	-	RW

13.5.3.2 控制寄存器 (ATIM3_M1CR)

Offset	Bit Position																																
0x00C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reset	0x00600008																																
Name	Reserved																	ONESHOT	MODE		Reserved	UIE		EDG2ND	EDG1ST	Reserved	PRS		Reserved	CT	Reserved	CTEN	
Access																		RW	RW			RW		RW	RW			RW					

位/位域	标记	位名	功能描述	读写															
31:15	Reserved	保留	-	-															
14	ONESHOT	单次触发模式选择	● 0b0：循环测量 ● 0b1：完成一次脉冲测量自动结束，再次测量需要重新使能 CTEN	RW															
13:12	MODE	工作模式	● 0b00：定时器模式 0 ● 0b01：PWC 模式 ● 0b10：锯齿波模式 ● 0b11：三角波模式	RW															
11	Reserved	保留	-	-															
10	UIE	中断使能控制	计数到 0xFFFF 才会溢出并产生溢出标志 ● 0b0：禁止 ● 0b1：使能	RW															
9	EDG2ND	脉冲宽度测量结束边沿选择	详见 EDG1ST 功能描述	RW															
8	EDG1ST	脉冲宽度测量开始边沿选择	<table><tr><th>EDG2ND</th><th>EDG1ST</th><th>测量</th></tr><tr><td>0b0</td><td>0b0</td><td>上沿-上沿周期</td></tr><tr><td>0b0</td><td>0b1</td><td>低电平宽度</td></tr><tr><td>0b1</td><td>0b0</td><td>高电平宽度</td></tr><tr><td>0b1</td><td>0b1</td><td>下沿-下沿周期</td></tr></table>	EDG2ND	EDG1ST	测量	0b0	0b0	上沿-上沿周期	0b0	0b1	低电平宽度	0b1	0b0	高电平宽度	0b1	0b1	下沿-下沿周期	RW
EDG2ND	EDG1ST	测量																	
0b0	0b0	上沿-上沿周期																	
0b0	0b1	低电平宽度																	
0b1	0b0	高电平宽度																	
0b1	0b1	下沿-下沿周期																	
7	Reserved	保留	-	-															
6:4	PRS	内部时钟分频选择	● 0b000：1 ● 0b001：2 ● 0b010：4 ● 0b011：8 ● 0b100：16 ● 0b101：32 ● 0b110：64 ● 0b111：256	RW															
3	Reserved	保留	-	-															
2	CT	计数时钟选择	● 0b0：内部计数时钟 TCLK ● 0b1：外部计数时钟 ETR	RW															
1	Reserved	保留	-	-															

位/位域	标记	位名	功能描述	读写
0	CTEN	脉冲宽度测量使能	0b0: 禁止 0b1: 使能	RW

13.5.3.3 中断标志寄存器 (ATIM3_IFR)

Offset	Bit Position																															
0x010	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																												CA0F		Reserved	
Access																																

位/位域	标记	位名	功能描述	读写
31:3	Reserved	保留	-	-
2	CA0F	脉冲宽度测量中断标志	0b0: 脉冲宽度测量未完成 0b1: 脉冲宽度测量已完成	RO
1	Reserved	保留	-	-
0	UIF	溢出中断标志	0b0: 计数器未溢出 0b1: 计数器已溢出	RO

13.5.3.4 中断标志清除寄存器 (ATIM3_ICLR)

Offset	Bit Position																																	
0x014	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x000FFFFFFF																																	
Name	Reserved																														CA0F		Reserved	
Access																															WO			

位/位域	标记	位名	功能描述	读写
31:3	Reserved	保留	-	-
2	CA0F	脉冲宽度测量中断标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
1	Reserved	保留	-	-
0	UIF	溢出中断清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO

13.5.3.5 主从模式控制寄存器 (ATIM3_MSCR)

Offset	Bit Position																																	
0x018	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved																				IB0S		IA0S		Reserved			TS		Reserved				
Access																					RW		RW					RW						

位/位域	标记	位名	功能描述	读写
31:13	Reserved	保留	-	-
12	IB0S	CH0B 输入选择	0b0: CH0B 0b1: 内部触发 TS 选择信号	RW
11	IA0S	IA0 输入选择	0b0: CH0A 0b1: CH0A CH1A CH2A XOR  说明 设置为 1 后端口的任意一个端口变化将导致输入变化。	RW
10:8	Reserved	保留	-	-
7:5	TS	触发选择	0b000: 端口 ETR 的滤波相位选择后的信号 ETRP 0b001: 内部互联信号 ITR0 0b010: 内部互联信号 ITR1 0b011: 内部互联信号 ITR2 0b100: 内部互联信号 ITR3 0b101: Reserved 0b110: 端口 CH0A 的滤波相位选择后的信号 IAFP 0b111: 端口 CH0B 的滤波相位选择后的信号 IBFP	RW
4:0	Reserved	保留	-	-

13.5.3.6 输入滤波 (ATIM3_FLTR)

Offset	Bit Position																															
0x01C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	ETP	FLTET	Reserved																				FLTBO	Reserved	FLTA0							
Access			RW	RW																						RW		RW				

位/位域	标记	位名	功能描述	读写
31	ETP	ETR 输入相位选择	0b0: 同相位 0b1: 反向输入	RW
30:28	FLTET	ETR 滤波控制	采样时钟为 PCLK 或 PCLK 分频, 采样点个数为 N 0b000: 无滤波 0b001: $F_{\text{sample}} = \text{PCLK}$, $N=2$ 0b010: $F_{\text{sample}} = \text{PCLK}$, $N=4$ 0b011: $F_{\text{sample}} = \text{PCLK}$, $N=6$ 0b100: $F_{\text{sample}} = \text{PCLK}/4$, $N=4$ 0b101: $F_{\text{sample}} = \text{PCLK}/4$, $N=6$ 0b110: $F_{\text{sample}} = \text{PCLK}/16$, $N=4$ 0b111: $F_{\text{sample}} = \text{PCLK}/16$, $N=6$	RW
27:7	Reserved	保留	-	-
6:4	FLTBO	CHB 输入滤波控制	采样时钟为 PCLK 或 PCLK 分频, 采样点个数为 N 0b000: 无滤波 0b001: $F_{\text{sample}} = \text{PCLK}$, $N=2$ 0b010: $F_{\text{sample}} = \text{PCLK}$, $N=4$ 0b011: $F_{\text{sample}} = \text{PCLK}$, $N=6$ 0b100: $F_{\text{sample}} = \text{PCLK}/4$, $N=4$ 0b101: $F_{\text{sample}} = \text{PCLK}/4$, $N=6$ 0b110: $F_{\text{sample}} = \text{PCLK}/16$, $N=4$ 0b111: $F_{\text{sample}} = \text{PCLK}/16$, $N=6$  说明 需要配置 CR0.CSB 为 1。	RW
3	Reserved	保留	-	-
2:0	FLTA0	CHA 输入滤波控制	采样时钟为 PCLK 或 PCLK 分频, 采样点个数为 N 0b000: 无滤波 0b001: $F_{\text{sample}} = \text{PCLK}$, $N=2$ 0b010: $F_{\text{sample}} = \text{PCLK}$, $N=4$ 0b011: $F_{\text{sample}} = \text{PCLK}$, $N=6$ 0b100: $F_{\text{sample}} = \text{PCLK}/4$, $N=4$ 0b101: $F_{\text{sample}} = \text{PCLK}/4$, $N=6$	RW

位/位域	标记	位名	功能描述	读写
2:0	FLTA0	CHA 输入滤波控制	● 0b110: $F_{\text{sample}} = \text{PCLK}/16$, $N=4$ ● 0b111: $F_{\text{sample}} = \text{PCLK}/16$, $N=6$ 说明 需要配置 CR0.CSA 为 1。	RW

Preliminary

13.5.3.7 控制寄存器 (ATIM3_CR0)

Offset	Bit Position																																					
0x024	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
Reset	0x00003000																																					
Name	Reserved																								CIEA		Reserved		CSB		CSA		Reserved					
Access																									RW				RW	RW								

位/位域	标记	位名	功能描述	读写
31:9	Reserved	保留	-	-
8	CIEA	脉冲宽度测量完成中断使能	0b0: 禁止 0b1: 使能	RW
7:6	Reserved	保留	-	-
5	CSB	B 通道捕获/比较功能选择	当脉冲宽度测量使用通道 B 滤波时, 需要设置 CSB 为 1 0b0: 比较模式 0b1: 捕获模式	RW
4	CSA	A 通道捕获/比较功能选择	当脉冲宽度测量使用通道 A 滤波时, 需要设置 CSA 为 1 0b0: 比较模式 0b1: 捕获模式	RW
3:0	Reserved	保留	-	-

13.5.3.8 比较捕获寄存 (ATIM3_CCR0A)

Offset	Bit Position																															
0x03C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																CCR0A															
Access																	RO															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	CCR0A	脉冲宽度测量结果	-	RO

13.5.4 模式 2/3 比较捕获模式寄存器

13.5.4.1 16 位模式重载寄存器 (ATIM3_ARR)

Offset	Bit Position																															
0x000	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																ARR															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	ARR	重载寄存器/周期寄存器	具有缓存功能，在计数器未使能或者缓存没有使能时，缓存寄存器可以立刻更新	RW

13.5.4.2 16 位模式计数寄存器 (ATIM3_CNT)

Offset	Bit Position																															
0x004	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																CNT															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	CNT	重载定时器计数值寄存器	使用 PWM 比较输出，三角波模式或者锯齿波模式上计数时，初始化 CNT 值需要小于 ARR 的值	RW

13.5.4.3 控制寄存器 (ATIM3_M23CR)

Offset	Bit Position																																
0x00C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reset	0x00600008																																
Name	Reserved	UNDE	OVE	DIR	BG	UG	TG	OCCE		CIS		BIE	TIE	TDE	URS	OCCS	CSG	ONESHOT		MODE		UDE	UIE	CFG	CRG	BFUPEN		PRS		PWM2S	CT	COMP	CTEN
Access		RW	RW	RW/RO	WO	WO	WO	RW		RW		RW	RW	RW	RW	RW	RW	RW	RW	RW		RW	RW	RW	RW	RW		RW		RW	RW	RW	RW

位/位域	标记	位名	功能描述	读写
31:30	Reserved	保留	-	-
29	UNDE	下溢出中断使能	0b0: 禁止 0b1: 使能	RW
28	OVE	上溢出中断使能	0b0: 禁止 0b1: 使能	RW
27	DIR	计数方向	只有在锯齿波模式下可以写。其他模式下只读，写无效 0b0: 上计数 0b1: 下计数  说明 从其他模式切换到中心对齐模式 DIR 自动清零。软件事件更新和从模式外部触发复位模式 DIR 自动清零。	RW/RO
26	BG	软件刹车	自动清零，写 1 产生软件刹车，写 0 无效	WO
25	UG	软件更新	自动清零，写 1 产生软件更新，写 0 无效 初始化计数器并更新缓存寄存器到相应寄存器（缓存使能），PRS 位也会被清零。	WO
24	TG	软件触发	自动清零，写 1 产生软件触发，写 0 无效 在触发模式 SMS=2 且 mode=2/3 下都可以触发	WO
23	OCCE	OCREF 清除使能	0b0: OCREF 输出不受 OCREF_CLR 影响 0b1: OCREF_CLR 信号可以清除 OCREF 输出	RW
22:21	CIS	通道 A 比较匹配模式	0b00: 无匹配 0b01: 上计数时比较匹配 0b10: 下计数时比较匹配 0b11: 上/下计数时比较都匹配  说明 通道 B 比较匹配模式由 CRCHx 寄存器 CISB 位控制。	RW
20	BIE	刹车中断使能	0b0: 禁止 0b1: 使能	RW
19	TIE	触发中断使能	0b0: 禁止 0b1: 使能	RW
18	TDE	保留	-	RW

位/位域	标记	位名	功能描述	读写
17	URS	更新源	0b0: 上溢出/下溢出/软件更新 UG/从模式复位 0b1: 上溢出/下溢出	RW
16	OCCS	OCREF_CLR 信号源选择	0b0: 电压比较器 VC 输出, VC 选择在 VCx_CR2 寄存器设置 0b1: ETR 端口滤波相位选择后的信号 当 OCCE 有效时, OCREF_CLR 可以将 OCREF 的比较输出信号清零 (当 OCMyx>1 时有效), 下一个 uev 事件后继续比较输出	RW
15	CSG	GATE 在 PWM 互补模式下捕获/比较选择	只有在 PWM 互补输出时有效, 使用 CCR0B 作为 GATE 的比较或捕获通道 0b0: 比较 0b1: 捕获	RW
14	ONESHOT	单次触发模式选择	0b0: 循环计数 0b1: 发生事件更新后定时器停止	RW
13:12	MODE	工作模式	0b00: 定时器模式 0 0b01: PWC 模式 0b10: 锯齿波模式 0b11: 三角波模式	RW
11	UDE	保留	-	RW
10	UIE	更新中断使能	0b0: 禁止 0b1: 使能	RW
9	CFG	GATE 作为捕获输入时, 下沿捕获有效控制	只有在 PWM 互补输出时有效 0b0: 下沿捕获无效 0b1: 下沿捕获有效	RW
8	CRG	GATE 作为捕获输入时, 上沿捕获有效控制	只有在 PWM 互补输出时有效 0b0: 上沿捕获无效 0b1: 上沿捕获有效	RW
7	BUFPEN	自动重载 ARR 缓存使能	0b0: 周期缓存无效, 写入后立刻影响周期值 0b1: 周期缓存使能, 写入后下个事件更新后才影响到周期值	RW
6:4	PRS	内部时钟分频选择	0b000: 1 0b001: 2 0b010: 4 0b011: 8 0b100: 16 0b101: 32 0b110: 64 0b111: 256	RW
3	PWM2S	OCREFA 双点比较选择	0b0: 双点比较使能, 使用 CCRA、CCRB 比较控制 OCREFA 输出 0b1: 单点比较使能, 只使用 CCRA 比较控制 OCREFA 输出 (缺省值)  说明 OCREFB 不受影响, 仍然使用 CCRB 控制 OCREFB 输出。	RW

位/位域	标记	位名	功能描述	读写
2	CT	计数时钟选择	● 0b0: 内部计数时钟 TCLK ● 0b1: 外部计数时钟 ETR	RW
1	COMP	PWM 互补输出模式选择	● 0b0: 独立 PWM 输出 ● 0b1: 互补 PWM 输出	RW
0	CTEN	定时器使能	● 0b0: 禁止 ● 0b1: 使能 可以外部触发使能，在 ONESHOT 模式下结束时该位自动清零	RW

Preliminary

13.5.4.4 中断标志寄存器 (ATIM3_IFR)

Offset	Bit Position																																							
0x010	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0								
Reset	0x00000000																																							
Name	Reserved														UNDF	OVF	TIF	BIF	CB2E	CB1E	CB0E	CA2E	CA1E	CA0E	CB2F	CB1F	CB0F	CA2F	CA1F	CA0F	Reserved	UIF								
Access															RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO

位/位域	标记	位名	功能描述	读写
31:18	Reserved	保留	-	-
17	UNDF	下溢出中断标志	0b0: 没有发生 0b1: 发生	RO
16	OVF	上溢出中断标志	0b0: 没有发生 0b1: 发生	RO
15	TIF	触发中断标志	0b0: 没有发生 0b1: 发生	RO
14	BIF	刹车中断标志	0b0: 没有发生 0b1: 发生	RO
13	CB2E	通道 CH2B 捕获数据丢失标志	0b0: 无数据丢失 0b1: 数据丢失	RO
12	CB1E	通道 CH1B 捕获数据丢失标志	0b0: 无数据丢失 0b1: 数据丢失	RO
11	CB0E	通道 CH0B 捕获数据丢失标志	0b0: 无数据丢失 0b1: 数据丢失	RO
10	CA2E	通道 CH2A 捕获数据丢失标志	0b0: 无数据丢失 0b1: 数据丢失	RO
9	CA1E	通道 CH1A 捕获数据丢失标志	0b0: 无数据丢失 0b1: 数据丢失	RO
8	CA0E	通道 CH0A 捕获数据丢失标志	0b0: 无数据丢失 0b1: 数据丢失	RO
7	CB2F	通道 CH2B 发生捕获/比较匹配标志	0b0: 没有发生 0b1: 发生	RO
6	CB1F	通道 CH1B 发生捕获/比较匹配标志	0b0: 没有发生 0b1: 发生	RO
5	CB0F	通道 CH0B 发生捕获/比较匹配标志	0b0: 没有发生 0b1: 发生	RO
4	CA2F	通道 CH2A 发生捕获/比较匹配标志	0b0: 没有发生 0b1: 发生	RO

位/位域	标记	位名	功能描述	读写
3	CA1F	通道 CH1A 发生捕获/比较匹配标志	● 0b0: 没有发生 ● 0b1: 发生	RO
2	CA0F	通道 CH0A 发生捕获/比较匹配标志	● 0b0: 没有发生 ● 0b1: 发生	RO
1	<i>Reserved</i>	<i>保留</i>	-	-
0	UIF	事件更新中断标志	● 0b0: 没有发生 ● 0b1: 发生	RO

13.5.4.5 中断标志清除寄存器 (ATIM3_ICLR)

Offset	Bit Position																																											
0x014	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0												
Reset	0x000FFFFF																																											
Name	Reserved														UNDF	OVF	TIF	BIF	CB2E	CB1E	CB0E	CA2E	CA1E	CA0E	CB2F	CB1F	CB0F	CA2F	CA1F	CA0F	Reserved	UIF												
Access															WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO	WO

位/位域	标记	位名	功能描述	读写
31:18	Reserved	保留	-	-
17	UNDF	下溢出中断标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
16	OVF	上溢出中断标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
15	TIF	触发中断标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
14	BIF	刹车中断标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
13	CB2E	通道 CH2B 捕获数据丢失标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
12	CB1E	通道 CH1B 捕获数据丢失标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
11	CB0E	通道 CH0B 捕获数据丢失标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
10	CA2E	通道 CH2A 捕获数据丢失标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
9	CA1E	通道 CH1A 捕获数据丢失标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
8	CA0E	通道 CH0A 捕获数据丢失标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
7	CB2F	通道 CH2B 捕获/比较匹配标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
6	CB1F	通道 CH1B 捕获/比较匹配标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
5	CB0F	通道 CH0B 捕获/比较匹配标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
4	CA2F	通道 CH2A 捕获/比较匹配标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
3	CA1F	通道 CH1A 捕获/比较匹配标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
2	CA0F	通道 CH0A 捕获/比较匹配标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
1	Reserved	保留	-	-
0	UIF	事件更新中断标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO

13.5.4.6 主从模式控制寄存器 (ATIM3_MSCR)

Offset	Bit Position																																	
0x018	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved																				IB0S		IA0S		SMS		TS		MSM		CCDS		MMS	
Access																					RW		RW		RW		RW		RW		RW		RW	

位/位域	标记	位名	功能描述	读写
31:13	Reserved	保留	-	-
12	IB0S	CH0B 输入选择	0b0: CH0B 0b1: 内部触发 TS 选择信号	RW
11	IA0S	IA0 输入选择	0b0: CH0A 0b1: CH0A CH1A CH2A XOR  说明 设置为 1 后端口的任意一个端口变化将导致输入变化。	RW
10:8	SMS	从模式功能选择	0b000: 使用内部时钟 0b001: 复位功能 0b010: 触发模式 0b011: 外部时钟模式 0b100: 正交编码计数模式 1 0b101: 正交编码计数模式 2 0b110: 正交编码计数模式 3 0b111: 门控功能	RW
7:5	TS	触发选择	0b000: 端口 ETR 的滤波相位选择后的信号 ETFP 0b001: 内部互联信号 ITR0 0b010: 内部互联信号 ITR1 0b011: 内部互联信号 ITR2 0b100: 内部互联信号 ITR3 0b101: 端口 CH0A 的边沿信号 0b110: 端口 CH0A 的滤波相位选择后的信号 IAFP 0b111: 端口 CH0B 的滤波相位选择后的信号 IBFP	RW
4	MSM	主从选择	0b0: 无延时 0b1: 延时使能, 使主从计数器同时启动  说明 使用触发模式时, 从模式设置为 0, 主模式设置为 1, 可以使主从计数同时启动。	RW
3	CCDS	保留	-	RW

位/位域	标记	位名	功能描述	读写
2:0	MMS	主模式输出选择	用于内部互联，连接到其他定时器的 ITRx ● 0b000：软件更新 UG，写 M23CR.UG ● 0b001：定时器使能 CTEN ● 0b010：定时器事件更新 UEV ● 0b011：比较匹配选择输出 CMPSO ● 0b100：定时器比较参数输出 OCREF0A ● 0b101：定时器比较参数输出 OCREF1A ● 0b110：定时器比较参数输出 OCREF2A ● 0b111：定时器比较参数输出 OCREF0B  说明 配置 MMS 为 0b000/0b010/0b011 时，输出为脉冲信号。	RW

13.5.4.7 输出控制/输入滤波 (ATIM3_FLTR)

Offset	Bit Position															
0x01C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reset	0x00000000															
Name	ETP	FLTET		BKP	FLTBK		CCPB2	OCMB2/FLTB2		CCPA2	OCMA2/FLTA2		CCPB1	OCMB1/FLTB1		CCPA1
Access	RW	RW		RW	RW		RW	RW		RW	RW		RW	RW		RW

位/位域	标记	位名	功能描述	读写
31	ETP	ETR 输入相位选择	0b0: 同相位 0b1: 反向输入	RW
30:28	FLTET	ETR 滤波控制	采样时钟为 PCLK 或 PCLK 分频, 采样点个数为 N 0b000: 无滤波 0b001: $F_{\text{sample}} = \text{PCLK}$, N=2 0b010: $F_{\text{sample}} = \text{PCLK}$, N=4 0b011: $F_{\text{sample}} = \text{PCLK}$, N=6 0b100: $F_{\text{sample}} = \text{PCLK}/4$, N=4 0b101: $F_{\text{sample}} = \text{PCLK}/4$, N=6 0b110: $F_{\text{sample}} = \text{PCLK}/16$, N=4 0b111: $F_{\text{sample}} = \text{PCLK}/16$, N=6	RW
27	BKP	刹车 BK 输入相位选择	0b0: 同相位 0b1: 反向输入	RW
26:24	FLTBK	刹车输入滤波控制	采样时钟为 PCLK 或 PCLK 分频, 采样点个数为 N 0b000: 无滤波 0b001: $F_{\text{sample}} = \text{PCLK}$, N=2 0b010: $F_{\text{sample}} = \text{PCLK}$, N=4 0b011: $F_{\text{sample}} = \text{PCLK}$, N=6 0b100: $F_{\text{sample}} = \text{PCLK}/4$, N=4 0b101: $F_{\text{sample}} = \text{PCLK}/4$, N=6 0b110: $F_{\text{sample}} = \text{PCLK}/16$, N=4 0b111: $F_{\text{sample}} = \text{PCLK}/16$, N=6	RW
23	CCPB2	比较功能: CH2B 通道比较输出相位控制	0b0: 正常输出 0b1: 反向输出	RW
22:20	OCMB2	比较功能: CH2B 通道比较控制	参考 OCMB0 设置	RW
	FLTB2	捕获功能: CH2B 输入通道滤波设置	参考 FLTBK 设置	RW

位/位域	标记	位名	功能描述	读写
19	CCPA2	比较功能: CH2A 通道比较输出相位控制	0b0: 正常输出 0b1: 反向输出	RW
18:16	OCMA2	比较功能: CH2A 通道比较控制	参考 OCMB0 设置	RW
	FLTA2	捕获功能: CH2A 输入通道滤波设置	参考 FLTBK 设置	RW
15	CCPB1	比较功能: CH1B 通道比较输出相位控制	0b0: 正常输出 0b1: 反向输出	RW
14:12	OCMB1	比较功能: CH1B 通道比较控制	参考 OCMB0 设置	RW
	FLTB1	捕获功能: CH1B 输入通道滤波设置	参考 FLTBK 设置	RW
11	CCPA1	比较功能: CH1A 通道比较输出相位控制	0b0: 正常输出 0b1: 反向输出	RW
10:8	OCMA1	比较功能: CH1A 通道比较控制	参考 OCMB0 设置	RW
	FLTA1	捕获功能: CH1A 输入通道滤波设置	参考 FLTBK 设置	RW
7	CCPB0	比较功能: 输出比较模式	CCPBx 比较输出 CHBx 端口极性控制 0b0: 正常输出 0b1: 反向输出	RW
	CCPB0	编码计数与从模式门控功能: 输入相位控制	CCPB0 从模式门控, 复位, 外部触发, 外部时钟使用 CH0B 端口输入极性控制 0b0: 正常输入 0b1: 反向输入	RW
6:4	OCMB0	比较功能: CH0B 通道比较控制	0b000: 强制为 0 0b001: 强制为 1 0b010: 比较匹配时强制为 0 0b011: 比较匹配时强制为 1 0b100: 比较匹配时翻转 0b101: 比较匹配时输出一个计数周期的高电平 0b110: PWM 模式 1 - 单点比较 上计数时 $CNT < CCR_{xy}$ 输出为高电平, 下计数时 $CNT > CCR_{xy}$ 输出为低电平 - 双点比较 - 锯齿波上计数 $CCR_{xA} < CNT \leq CCR_{xB}$ 输出为低电平 - 锯齿波下计数 $CCR_{xA} < CNT \leq CCR_{xB}$ 输出为高电平 - 三角波上计数 $CNT < CCR_{xA}$ 输出为高电平, 下计数 $CNT > CCR_{xB}$ 输出为低电平 0b111: PWM 模式 2 - 单点比较	RW

位/位域	标记	位名	功能描述	读写
6:4	OCMB0	比较功能: CH0B 通道比较控制	上计数时 $CNT < CCR_{xy}$ 输出为低电平, 下计数时 $CNT > CCR_{xy}$ 输出为高电平 ▶ 双点比较 ◆ 锯齿波上计数 $CCR_{xA} \leq CNT < CCR_{xB}$ 输出为高电平 ◆ 锯齿波下计数 $CCR_{xA} \leq CNT < CCR_{xB}$ 输出为低电平 ◆ 三角波上计数 $CNT < CCR_{xA}$ 输出为低电平, 下计数 $CNT > CCR_{xB}$ 输出为高电平	
	FLTB0	捕获功能: CH0B 输入通道滤波设置	参考 FLTBK 设置	RW
3	CCPA0	比较功能: 输出比较模式	CCPAx 比较输出 CHAx 端口极性控制 ● 0b0: 正常输出 ● 0b1: 反向输出	RW
	CCPA0	编码计数与从模式门控功能: 输入相位控制	CCPA0 从模式门控, 复位, 外部触发, 外部时钟使用 CH0A 端口输入极性控制 ● 0b0: 正常输入 ● 0b1: 反向输入	RW
2:0	OCMA0	比较功能: A 通道比较控制	参考 OCMB0 设置	RW
	FLTA0	捕获功能: CH0A 输入通道滤波设置	参考 FLTBK 设置	RW

13.5.4.8 ADC 触发控制寄存器 (ATIM3 ADTR)

Offset	Bit Position															
0x020	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000															
Name	Reserved												ADTE	CMB2E	CMB1E	CMB0E
														CMA2E	CMA1E	CMA0E
Access													RW	RW	RW	RW
																UEVE

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
7	ADTE	使能 ADC 触发全局控制	● 0b0: 禁止 ● 0b1: 使能	RW
6	CMB2E	通道 2B 比较匹配触发 ADC 使能	● 0b0: 禁止 ● 0b1: 使能	RW
5	CMB1E	通道 1B 比较匹配触发 ADC 使能	● 0b0: 禁止 ● 0b1: 使能	RW
4	CMB0E	通道 0B 比较匹配触发 ADC 使能	● 0b0: 禁止 ● 0b1: 使能	RW
3	CMA2E	通道 2A 比较匹配触发 ADC 使能	● 0b0: 禁止 ● 0b1: 使能	RW
2	CMA1E	通道 1A 比较匹配触发 ADC 使能	● 0b0: 禁止 ● 0b1: 使能	RW
1	CMA0E	通道 0A 比较匹配触发 ADC 使能	● 0b0: 禁止 ● 0b1: 使能	RW
0	UEVE	事件更新触发 ADC 使能	● 0b0: 禁止 ● 0b1: 使能	RW

13.5.4.9 通道 0 控制寄存器 (ATIM3_CRCH0)

Offset	Bit Position																																																
0x024	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																	
Reset	0x00003000																																																
Name	Reserved																																																
Access																	WO	WO	RW																														

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15	CCGB	捕获比较 B 软件触发	硬件自动清零，写 1 产生下述动作，写 0 无效 - 在比较模式下只产生中断 - 在捕获模式下产生中断并且捕获计数器的值到捕获寄存器中	WO
14	CCGA	捕获比较 A 软件触发	硬件自动清零，写 1 产生下述动作，写 0 无效 - 在比较模式下只产生中断 - 在捕获模式下产生中断并且捕获计数器的值到捕获寄存器中	WO
13:12	CISB	B 通道比较匹配设置	0b00: 无匹配 0b01: 上计数时比较匹配 0b10: 下计数时比较匹配 0b11: 上/下计数时比较都匹配	RW
11:10	Reserved	保留	-	-
9	CIEB	B 捕获比较触发中断使能	0b0: 禁止 0b1: 使能	RW
8	CIEA	A 捕获比较触发中断使能	0b0: 禁止 0b1: 使能	RW
7	BUFEB	比较功能: B 比较缓存使能控制	0b0: 禁止 0b1: 使能	RW
6	BUFEA	比较功能: A 比较缓存使能控制	0b0: 禁止 0b1: 使能	RW
5	CSB	B 通道捕获/比较功能选择	0b0: 比较模式 0b1: 捕获模式	RW
4	CSA	A 通道捕获/比较功能选择	0b0: 比较模式 0b1: 捕获模式	RW

位/位域	标记	位名	功能描述	读写
3:2	CFB_CRB	捕获功能: B 通道上升下降沿捕获使能	● 0b00: 禁止 ● 0b01: 上升沿捕获 ● 0b10: 下降沿捕获 ● 0b11: 上升沿下降沿均捕获	RW
	BKSB	比较功能: B 通道输出刹车电平控制	● 0b00: 高阻输出 ● 0b01: 对输出无影响 ● 0b10: 强制输出低电平 ● 0b11: 强制输出高电平  说明 无 DEBUG_STOP 模式。	RW
1:0	CFA_CRA	捕获功能: A 通道上升下降沿捕获使能	● 0b00: 禁止 ● 0b01: 上升沿捕获 ● 0b10: 下降沿捕获 ● 0b11: 上升沿下降沿均捕获	RW
	BKSA	比较功能: A 通道输出刹车电平控制	● 0b00: 高阻输出 ● 0b01: 对输出无影响 ● 0b10: 强制输出低电平 ● 0b11: 强制输出高电平  说明 DEBUG_STOP 模式下, A 和 B 通道的刹车电平控制都由 BKSA 来控制。	RW

13.5.4.10 通道 1/2 控制寄存器 (ATIM3_CRCHx) (x=1/2)

偏移地址 (Offset) : 0x028 (CRCH1) , 0x02C (CRCH2)

Offset	Bit Position																																																
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																	
Reset	0x00003000																																																
Name	Reserved																			Reserved																													
Access																	WO	CCGB	WO	CCGA	RW	CISB																											

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15	CCGB	捕获比较 B 软件触发	硬件自动清零, 写 1 产生下述动作, 写 0 无效 - 在比较模式下只产生中断 - 在捕获模式下产生中断并且捕获计数器的值到捕获寄存器中	WO
14	CCGA	捕获比较 A 软件触发	硬件自动清零, 写 1 产生下述动作, 写 0 无效 - 在比较模式下只产生中断 - 在捕获模式下产生中断并且捕获计数器的值到捕获寄存器中	WO
13:12	CISB	B 通道比较匹配设置	0b00: 无匹配 0b01: 上计数时比较匹配 0b10: 下计数时比较匹配 0b11: 上/下计数时比较都匹配	RW
11:10	Reserved	保留	-	-
9	CIEB	B 捕获比较触发中断使能	0b0: 禁止 0b1: 使能	RW
8	CIEA	A 捕获比较触发中断使能	0b0: 禁止 0b1: 使能	RW
7	BUFEB	比较功能: B 比较缓存使能控制	0b0: 禁止 0b1: 使能	RW
6	BUFEA	比较功能: A 比较缓存使能控制	0b0: 禁止 0b1: 使能	RW
5	CSB	B 通道捕获/比较功能选择	0b0: 比较模式 0b1: 捕获模式	RW
4	CSA	A 通道捕获/比较功能选择	0b0: 比较模式 0b1: 捕获模式	RW

位/位域	标记	位名	功能描述	读写
3:2	CFB_CRB	捕获功能: B 通道上升下降沿捕获使能	● 0b00: 禁止 ● 0b01: 上升沿捕获 ● 0b10: 下降沿捕获 ● 0b11: 上升沿下降沿均捕获	RW
	BKSB	比较功能: B 通道输出刹车电平控制	● 0b00: 高阻输出 ● 0b01: 对输出无影响 ● 0b10: 强制输出低电平 ● 0b11: 强制输出高电平  说明 无 DEBUG_STOP 模式。	RW
1:0	CFA_CRA	捕获功能: A 通道上升下降沿捕获使能	● 0b00: 禁止 ● 0b01: 上升沿捕获 ● 0b10: 下降沿捕获 ● 0b11: 上升沿下降沿均捕获	RW
	BKSA	比较功能: A 通道输出刹车电平控制	● 0b00: 高阻输出 ● 0b01: 对输出无影响 ● 0b10: 强制输出低电平 ● 0b11: 强制输出高电平  说明 DEBUG_STOP 模式下, A 和 B 通道的刹车电平控制都由 BKSA 来控制。	RW

13.5.4.11 死区时间寄存器 (ATIM3_DTR)

Offset	Bit Position																																	
0x030	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved																			VCE	SAFEEN	MOE	AOE	BKE	DTEN	BKSEL	DTR							
Access																			RW	RW	RW	RW	RW	RW	RW	RW								

位/位域	标记	位名	功能描述	读写																				
31:15	Reserved	保留	-	-																				
14	VCE	VC 刹车使能	0b0: 禁止 0b1: 使能	RW																				
13	SAFEEN	Safety 刹车使能 (lockup)	0b0: 禁止 0b1: 使能	RW																				
12	MOE	PWM 输出使能	0b0: 禁止 0b1: 使能	RW																				
11	AOE	PWM 输出自动使能	0b0: 禁止 0b1: 使能	RW																				
10	BKE	端口刹车使能	0b0: 禁止 0b1: 使能	RW																				
9	DTEN	死区控制使能	0b0: 禁止 0b1: 使能	RW																				
8	BKSEL	保留	-	RW																				
7:0	DTR	死区时间	<table><tr><th>DTR</th><th>T</th><th>dt</th><th>step</th></tr><tr><td>DTR[7]=0b0</td><td>DTR[6:0]+2</td><td>2~129</td><td>1</td></tr><tr><td>DTR[7:6]=0b10</td><td>{DTR[5:0]+64}*2 +2</td><td>130~256</td><td>2</td></tr><tr><td>DTR[7:5]=0b110</td><td>{DTR[4:0]+32}*8 +2</td><td>258~506</td><td>8</td></tr><tr><td>DTR[7:5]=0b111</td><td>{DTR[4:0]+32}*16 +2</td><td>514~1010</td><td>16</td></tr></table>	DTR	T	dt	step	DTR[7]=0b0	DTR[6:0]+2	2~129	1	DTR[7:6]=0b10	{DTR[5:0]+64}*2 +2	130~256	2	DTR[7:5]=0b110	{DTR[4:0]+32}*8 +2	258~506	8	DTR[7:5]=0b111	{DTR[4:0]+32}*16 +2	514~1010	16	RW
DTR	T	dt	step																					
DTR[7]=0b0	DTR[6:0]+2	2~129	1																					
DTR[7:6]=0b10	{DTR[5:0]+64}*2 +2	130~256	2																					
DTR[7:5]=0b110	{DTR[4:0]+32}*8 +2	258~506	8																					
DTR[7:5]=0b111	{DTR[4:0]+32}*16 +2	514~1010	16																					

13.5.4.12 重复周期设置值 (ATIM3_RCR)

Offset	Bit Position																																	
0x034	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved																						UND		OV		RCR							
Access																							RW	RW										

位/位域	标记	位名	功能描述	读写
31:10	Reserved	保留	-	-
9	UND	重复计数控制的下溢出屏蔽	0b0: 下计数溢出使能 0b1: 下计数溢出屏蔽	RW
8	OV	重复计数控制的上溢出屏蔽	0b0: 上计数溢出使能 0b1: 上计数溢出屏蔽	RW
7:0	RCR	重复周期计数值	设置 RCR+1 个周期, 由[9:8]控制的溢出产生事件更新, 计数器上溢出或下溢出时内部 RCR_CNT 减 1, 当计数到零后 RCR_CNT 重载 RCR 的值, 并且产生事件更新 UEV 信号	RW

13.5.4.13 重载寄存器/周期映射地址 (ATIM3_ARRDM)

Offset	Bit Position																															
0x038	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																ARRDM															
Access																	RW															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	ARRDM	重载寄存器/周期寄存器	具有缓存功能, 在计数器未使能或者缓存没有使能时, 缓存寄存器可以立刻更新	RW

13.5.4.14 通道 0 比较捕获寄存器 (ATIM3_CCR0y) (y=A/B)

偏移地址 (Offset) : 0x03C (CCR0A) , 0x040 (CCR0B)

Offset	Bit Position																															
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																CCR0y															
Access																	RW															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	CCR0y	比较捕获寄存器	比较具有缓存功能	RW

13.5.4.15 通道 1/2 比较捕获寄存器 (ATIM3_CCRxy) (x=1/2, y=A/B)

偏移地址 (Offset) : 0x044 (CCR1A) , 0x048 (CCR1B) , 0x04C (CCR2A) , 0x050 (CCR2B)

Offset	Bit Position																															
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																CCRxy															
Access																	RW															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	CCRxy	比较捕获寄存器	比较具有缓存功能	RW

14 实时时钟 (RTC)

14.1 简介

实时时钟/日历提供秒、分、时、日、周、月、年的信息，每月的天数和闰年的天数可自动调整。时钟操作可通过 RTC_CR0.AMPM 寄存器位，决定采用 24 或 12 小时格式。

14.2 主要特性

表 14-1 RTC 的基本特性

基本特性	说明
时钟源	片外低速晶振 XTL (32.768kHz) 片内低速振荡器 RCL
基本功能	可计算 00~99 年之间的秒、分、时、日、周、月、年
	可自动进行闰年调整
	可配置为 24 或 12 小时格式
	可程序控制启动或停止
	具有两组闹钟功能
	具有高精度 1Hz 方波信号输出
	可配置的唤醒定时器
	时间戳功能
中断	具有最小周期为 0.5~32s 的周期中断
	具有精确到秒的闹钟中断 A/B
	60μs~145Hour 唤醒定时器中断
	时间戳中断

14.3 功能说明

实时时钟的时钟源可配置为外部低速晶振，内部低速 RC；默认使用外部低速晶振。RTC_SEC、RTC_MIN、RTC_HOUR、RTC_DAY、RTC_WEEK、RTC_MON、RTC_YEAR、RTC_ALMA、RTC_ALMB 寄存器上电状态不定，上电后需要初始化，寄存器值不受任何复位影响。其他寄存器只受上电复位与模块复位控制，其他复位源不能复位这些寄存器。

所有软件写入和读取的日期时间值都为 BCD 码，无须十六进制转换为十进制。

任何无效的日期时间将无法写入，比如 32 日、25 时、70 秒、B 月等。

14.3.1 功能框图




图 14-1 RTC 框图

14.3.2 上电设定

RTC 在上电之后复位一次，在系统不掉电的情况下，外部各种复位请求都不能复位 RTC，RTC 会一直处于计数状态。在上电之后，设定日历初始值、闹钟设置、误差补偿、中断等之后，启动 RTC。

14.3.3 时钟误差补偿

由于外部晶振存在误差，在需要得到高精度的计数结果时，需要对该误差进行补偿。补偿方法分为两种：第一种，基于自身时钟的误差补偿（0.95ppm 或 0.06ppm 精度）；第二种，基于高速时钟的误差补偿。

基于自身时钟的误差补偿原理与计算（0.95ppm）

由于计数器采用 32.768kHz 的时钟计数，如果需要对每秒精度进行补偿时，只能按照 32.768kHz 的整数周期补偿，则每秒补偿的最小单位为 $(1/32768) \times 10^6 = 30.5\text{ppm}$ ，无法满足高精度的要求。那么要在 32.768kHz 的计数时钟下实现精度较高的时钟补偿时，需要在算法上做调整，将最大补偿周期扩大 32 倍。即在只能补偿的最小单位为 30.5ppm 的情况下，平均到每秒的补偿单位变为 $30.5\text{ppm}/32 = 0.95\text{ppm}$ 。为了满足精度较高的时钟补偿要求，且补偿发生在每 32 秒内比较均匀的范围内，该寄存器中引入了 5 位小数的设定。

举个例子：当默认状态下直接输出 1Hz 时钟，通过测定该时钟的精度，计算补偿目标值。

假设实际测定值为 0.9999888Hz，则：

$$\begin{aligned}\text{实际发振频率} &= 32768 \times 0.9999888 \approx 32767.63 \\ \text{补偿目标值} &= (\text{实际发振频率} - \text{目标频率}) / \text{目标频率} \times 10^6 \\ &= (32767.63 - 32768) / 32768 \times 10^6 \\ &= -11.29\text{ppm}\end{aligned}$$

根据公式：

$$\text{CR}[8:0] = \left(\frac{\text{补偿目标值 [ppm]} \times 2^{15}}{10^6} \right)_{\text{取2的补码}} + 0001.00000B$$

如果补偿目标值为-11.29ppm，计算相应的寄存器值如下：

$$\begin{aligned}\text{CR}[8:0] &= (-11.29 \times 2^{15} / 10^6)_{\text{取2的补码}} + 0001.00000B \\ &= (-0.37)_{\text{取2的补码}} + 0001.00000B \\ &= 1111.10101B + 0001.00000B \\ &= 0000.10101B\end{aligned}$$

基于自身时钟的误差补偿原理与计算（0.06ppm）

实现 0.06ppm 补偿精度需要将最大补偿周期扩大 512 倍。则在只能补偿的最小单位为 30.5ppm 的情况下，平均到每秒的补偿单位变为 $30.5\text{ppm}/512 = 0.06\text{ppm}$ 。满足了精度较高的时钟补偿要求。而且补偿发生在每 512 秒内比较均匀的范围内。所以，该寄存器中引入了 9 位小数的设定。

举个例子：当默认状态下直接输出 1Hz 时钟，通过测定该时钟的精度，计算补偿目标值。

假设实际测定值为 0.9999888Hz，则：

$$\begin{aligned}\text{实际发振频率} &= 32768 \times 0.9999888 \approx 32767.63 \\ \text{补偿目标值} &= (\text{实际发振频率} - \text{目标频率}) / \text{目标频率} \times 10^6 \\ &= (32767.63 - 32768) / 32768 \times 10^6 \\ &= -11.29\text{ppm}\end{aligned}$$

根据公式：

$$\text{CR}[12:0] = \left(\frac{\text{补偿目标值 [ppm]} \times 2^{15}}{10^6} \right)_{\text{取2的补码}} + 0001.00000B$$

如果补偿目标值为-11.29ppm，计算相应的寄存器值如下：

```
CR[12:0] = (-11.29 × 215 / 106)取2的补码 + 0001.000000000B
          = (-0.37)取2的补码 + 0001.000000000B
          = 1111.101000011B + 0001.000000000B
          = 0000.101000011B
```

基于高速时钟的误差补偿原理与计算

该方式的计算方法与基于自身时钟的误差补偿相同。由于引入了高速时钟，本来需要在最多 32 秒内累计的 1/32768 秒误差可分散到每 1 秒，针对每 1 秒进行的补偿，实现平均的每秒高精度 1Hz 时钟输出。

需要根据频率设定正确的高速补偿参数值 RTC_HCOMP.PARA。

$RTC_HCOMP.PARA = f/32768/32$

f 为补偿频率，建议配置为 32.768kHz 的整数倍：

- 0.06ppm 补偿精度：f 取值范围是 16~48MHz。
- 0.95ppm 补偿精度：f 取值范围是 4~48MHz。

14.3.4 时间戳功能

将 RTC_CR2 寄存器的 TSE 位置 1 可使能时间戳。

当在 RTC_TS 引脚上检测到时间戳事件时，日历会保存到时间戳寄存器 (RTC_TSTR 和 RTC_TSDR) 中。

发生时间戳事件时，RTC_IFR 寄存器中的时间戳标志位 (TS) 将置 1。

通过将 RTC_IER 寄存器中的 TS 位置 1，可在发生入侵检测事件时生成中断。

如果在时间戳标志 (TS) 已置 1 的条件下检测到新的时间戳事件，则时间戳上溢标志 (TSOV) 将置 1，而时间戳寄存器 (RTC_TSTR 和 RTC_TSDR) 将保持上一事件的结果。

14.3.5 唤醒定时器

周期性唤醒标志由 16 位可编程自动重载递减计数器生成。可通过 RTC_CR2 寄存器中的 WUTE 位来使能此唤醒功能。

唤醒定时器的时钟输入可以是：

- 2、4、8 或 16 分频的 RTC 时钟 (RTCCLK)。
- 1、2、4 或 8 分频的秒脉冲。

完成初始化后，定时器开始递减计数。在低功耗模式下使能唤醒功能时，递减计数保持有效。此外，当计数器计数到 0 时，RTC_IFR 寄存器的 WU 标志会置 1，并且唤醒寄存器会使用 RTC_WUTR 寄存器的值自动重载。

之后必须用软件清零 WU 标志。

暂停唤醒定时器不会产生重载动作，需要重新定时需要对 RTC_WUTR 寄存器产生一个写动作。

通过将 RTC_IER 寄存器中的 WU 位置 1 来使能周期性唤醒中断时，它会使器件退出低功耗模式。

系统复位以及低功耗模式（睡眠、停机和待机）对唤醒定时器没有任何影响。

在 RTC 计数开始后，如果系统要进入低功耗模式，需要确保已经将寄存器的信息同步到 RTC，请执行下列任意一种确认后再进行模式切换。

- 在配置完 RTC 寄存器后，经过 2 个以上的 RTC 计数时钟后再进行模式切换。
- 在配置完 RTC 寄存器后，设定 RTC_CR1.WAIT=1，查询 RTC_CR1.WAITF=1。再设定 RTC_CR1.WAIT=0，查询 RTC_CR1.WAITF=0 后再进行模式切换。

14.3.6 RTC 中断

RTC 支持 4 种中断类型。闹钟 A/B 中断、周期中断、时间戳中断与唤醒定时器中断。

闹钟 A/B 中断

当 RTC_IER.ALMx=1 时, 若当前日历时间与闹钟寄存器相等时, 触发闹钟中断。通过设置 MSK 相关位可以屏蔽相应闹钟时间位的比较。

周期中断

当 RTC_IER.PRDS=1 时, 选择的周期发生后, 触发定周期中断, 由于共用中断, 通过标志寄存器位来区分。

唤醒定时器中断

当 RTC_IER.WU=1 时, 唤醒定时器计数器计数到零, 触发中断, 由于共用中断, 通过标志寄存器位来区分。

时间戳中断

当 RTC_IER.TS=1 时, 发生时间戳触发时, 产生中断, 由于共用中断, 通过标志寄存器位来区分。

14.4 操作示例

14.4.1 RTC 计数开始设置

操作步骤

- 步骤 1. 设置 RTC_CR0.START=0, 计数停止。
- 步骤 2. 设置 RTC_CR0.AMPM 和 RTC_CR0.PRDS, RTC_CR0.PRDX 配置时制和中断周期。
- 步骤 3. 设置 RTC_CR1.CKSEL 选择 RTC 的计时时钟。
- 步骤 4. 设置秒、分、时、周、日、月、年的日历计数寄存器。
- 步骤 5. 需要进行时钟误差补偿时, 设置计数时钟误差补偿寄存器 RTC_COMPEN。
- 步骤 6. 清除中断标志位寄存器 RTC_IFR, 并使能中断。
- 步骤 7. 设置 RTC_CR0.START=1, 计数开始。

14.4.2 读出计数寄存器

背景信息

有三种读取计数寄存器的方法。

操作步骤

- 任意时刻读取方式 1
 - 步骤 1. 设置 RTC_CR1.WAIT=1, 停止日历寄存器计数, 进入读写模式。
 - 步骤 2. 查询直到 RTC_CR1.WAITF=1。
 - 步骤 3. 读出秒、分、时、周、日、月、年计数寄存器值。
 - 步骤 4. 设置 RTC_CR1.WAIT=0, 计数器计数。
 - 步骤 5. 查询直到 RTC_CR1.WAITF=0。
- 任意时刻读取方式 2
 - 步骤 1. 读出分、时、周、日、月、年计数寄存器值。
 - 步骤 2. 读出秒计数寄存器值。
 - 步骤 3. 再次读出秒计数寄存器值。
 - 步骤 4. 判断两次秒的读出值是否相同, 不同重新从第一步开始, 相同读取结束。
- 中断读取方式

在 RTC 周期中断服务中读取秒、分、时、周、日、月、年计数寄存器值。因为中断发生后到下次数据改变至少 0.5s 的时间。

14.4.3 写入计数寄存器

背景信息

在计数模式下更改秒寄存器会复位秒计数，写分、时、周、日、月、年计数寄存器值不会影响 RTC 计数。



说明

RTC 寄存器带有写保护，参考 RTC_WPR 寄存器解除写保护后才可以写入。

在 RTC 未启动模式下写秒、分、时、周、日、月、年计数寄存器不需要等 WAIT。

操作步骤

- 步骤 1. 设定 RTC_CR1.WAIT=1，停止日历寄存器计数，进入读写模式。
- 步骤 2. 查询直到 RTC_CR1.WAITF=1。
- 步骤 3. 写入秒、分、时、周、日、月、年计数寄存器值。



注意

必须在 1 秒内完成所有写操作。

- 步骤 4. 设定 RTC_CR1.WAIT=0，计数器重新开始计数。
- 步骤 5. 查询直到 RTC_CR1.WAITF=0。

14.4.4 闹钟设定

操作步骤

- 步骤 1. 设定 RTC_CR2.ALMxE=0，闹钟禁止。
- 步骤 2. 设定 RTC_IER.ALMx=1，闹钟中断许可。
- 步骤 3. 闹钟 RTC_ALMx 设定，根据需要配置闹钟时间。
- 步骤 4. 设定 RTC_CR2.ALMxE=1，闹钟许可。
- 步骤 5. 等待发生中断。
- 步骤 6. 由于闹钟中断和定周期中断共用中断请求信号，则当 RTC_IFR.ALMx=1 时，进入闹钟中断处理；否则进入定周期中断处理。

14.4.5 1Hz 输出

背景信息

RTC 可选择输出一般精度，较高精度和高精度 3 种 1Hz 时钟。当时钟误差补偿功能有效时输出较高精度的 1Hz 时钟；当使用不同频率的 PCLK 时输出高精度的 1Hz 时钟。需要根据 PCLK 频率配置系统控制寄存器，三种 1Hz 输出方法如下：

操作步骤

- 一般精度的 1Hz 输出（无时钟补偿）
 - 步骤 1. 设定 RTC_CR0.START=0，计数停止。
 - 步骤 2. RTC 输出引脚设定。
 - 步骤 3. 设定 RTC_CR0.HZ1OE=1，时钟输出许可。
 - 步骤 4. 设定 RTC_CR0.START=1，计数开始。
 - 步骤 5. 等待 2 个计数周期以上。
 - 步骤 6. 1Hz 输出开始。
- 较高精度的 1Hz 输出（低速补偿）
 - 步骤 1. 设定 RTC_CR0.START=0，计数停止。
 - 步骤 2. RTC 输出引脚设定。
 - 步骤 3. 设定 RTC_CR0.HZ1OE=1，时钟输出许可。

步骤 4. 配置 RTC_COMPEN.CR, 设定补偿数。

步骤 5. 设定 RTC_COMPEN.CREN=1, 误差补偿有效。

步骤 6. 设定 RTC_CR0.START=1, 计数开始。

步骤 7. 等待 2 个计数周期以上。

步骤 8. 1Hz 输出开始。

● 高精度的 1Hz 输出 (在较高精度输出的基础上, 为 RTC 提供高速 PCLK 时钟)

步骤 1. 设定 RTC_CR0.START=0, 计数停止。

步骤 2. RTC 输出引脚设定。

步骤 3. 设定 RTC_CR0.HZ1OE=1, 时钟输出许可。

步骤 4. 设定 RTC_CR0.HZ1SEL=1, 选择输出高精度 1Hz 时钟。

步骤 5. 根据配置的频率设定高速补偿参数 RTC_HCOMP.PARA。

步骤 6. 配置 RTC_COMPEN.CR[12:0], 设定补偿数。

步骤 7. 设定 RTC_COMPEN.CREN=1, 误差补偿有效。

步骤 8. 设定 RTC_COMPEN.CSTEPS=0, 0.95ppm 精度补偿有效; 或设定 RTC_COMPEN.CSTEPS=1, 0.06ppm 精度补偿有效。

步骤 9. 设定 RTC_CR0.START=1, 计数开始。

步骤 10. 等待 2 个计数周期以上。

步骤 11. 1Hz 输出开始。

14.5 寄存器

14.5.1 寄存器总表

基地址：0x40001400

表 14-2 实时时钟 (RTC) 寄存器偏移地址

偏移地址	寄存器	描述
0x000	RTC_CR0	控制寄存器 0
0x004	RTC_CR1	控制寄存器 1
0x008	RTC_SEC	秒计数寄存器
0x00C	RTC_MIN	分计数寄存器
0x010	RTC_HOUR	时计数寄存器
0x014	RTC_WEEK	周计数寄存器
0x018	RTC_DAY	日计数寄存器
0x01C	RTC_MON	月计数寄存器
0x020	RTC_YEAR	年计数寄存器
0x030	RTC_COMPEN	时钟误差补偿寄存器
0x034	RTC_HCOMP	高速补偿精度参数寄存器
0x03C	RTC_CR2	控制寄存器 2
0x040	RTC_ALMA	闹钟 A 寄存器
0x044	RTC_ALMB	闹钟 B 寄存器
0x048	RTC_TSTR	时间戳时间寄存器
0x04C	RTC_TSDR	时间戳日期寄存器
0x050	RTC_WUTR	唤醒定时器寄存器
0x054	RTC_IER	中断使能寄存器
0x058	RTC_IFR	中断标志寄存器
0x05C	RTC_ICR	中断清除寄存器
0x060	RTC_WPR	保护寄存器

14.5.2 控制寄存器 0 (RTC_CR0)

Offset	Bit Position																															
0x000	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000（只有上电与模块复位对该寄存器复位有效）																															
Name	Reserved														PRDSEL	PRDX						START	HZ1SEL	HZ1OE	Reserved	AMPM	PRDS					
Access															RW	RW						RW	RW	RW		RW	RW					

位/位域	标记	位名	功能描述	读写
31:15	Reserved	保留	-	-
14	PRDSEL	周期中断源选择	0b0: 使用 PRDS 所设定的周期中断时间间隔 0b1: 使用 PRDX 所设定的周期中断时间间隔	RW
13:8	PRDX	设置产生周期中断的时间间隔	可设定的范围为 0.5 秒到 32 秒，步进为 0.5 秒。 0b000000: 0.5 秒 0b000001: 1 秒 0b111110: 31.5 秒 0b111111: 32 秒	RW
7	START	RTC 计数使能	0b0: 停止 RTC 计数器 0b1: 使能 RTC 计数器	RW
6	HZ1SEL	1Hz 输出选择	0b0: 普通精度 1Hz 输出 0b1: 高精度 1Hz 输出	RW
5	HZ1OE	1Hz 输出使能	0b0: 禁止 1Hz 输出 0b1: 使能 1Hz 输出	RW
4	Reserved	保留	-	-
3	AMPM	时制选择	0b0: 12 小时制 0b1: 24 小时制	RW
2:0	PRDS	设置产生中断的时间间隔	0b000: 不产生周期中断 0b001: 0.5 秒 0b010: 1 秒 0b011: 1 分钟 0b100: 1 小时 0b101: 1 天 0b110/0b111: 1 月  注意 如需要在 START=1 时写入更改周期中断的时间间隔，操作步骤如下： 1. 在 NVIC 中关闭 RTC 中断； 2. 更改周期中断的时间间隔； 3. 清除 RTC 中断标志； 4. 使能 RTC 中断。	RW

14.5.3 控制寄存器 1 (RTC_CR1)

Offset	Bit Position																															
0x004	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000（只有上电与模块复位对该寄存器复位有效）																															
Name	Reserved																				CKSEL		Reserved						WAITF		WAIT	
Access																					RW								RO		RW	

位/位域	标记	位名	功能描述	读写
31:11	Reserved	保留	-	-
10:8	CKSEL	RTC 时钟选择	0b000/0b001: XTL 32.768k 0b010/0b011: RCL 32k - 其他: Reserved	RW
7:2	Reserved	保留	-	-
1	WAITF	读写等待有效标志	0b0: 非写入/读出状态 0b1: 写入/读出状态  注意 WAIT 位设定是否有效标志。在写入/读出前请确认该位是否为“1”。计数过程中，在 WAIT 位清“0”后等待写入完成后该位才清“0”。	RO
0	WAIT	读写等待设定	0b0: 正常计数模式 0b1: 写入/读出模式  注意 在写入/读出时请将该位置“1”，由于计数器在连续计数，请在 1 秒的时间内完成写入/读出操作并将该位清“0”。	RW

14.5.4 秒计数寄存器 (RTC_SEC)

Offset	Bit Position																															
0x008	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0xFFFFFFFF																															
Name	Reserved																										SECH			SECL		
Access																											RW			RW		

位/位域	标记	位名	功能描述	读写
31:7	Reserved	保留	-	-
6:4	SECH	秒计数十位值	秒十位计数值 BCD 码	RW
3:0	SECL	秒计数个位值	秒个位计数值 BCD 码	RW

表示 0~59 秒，采用十进制计数。请写入十进制 0~59 的 BCD 码，写入超出范围的值将被忽略。

14.5.5 分计数寄存器 (RTC_MIN)

Offset	Bit Position																															
0x00C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0xFFFFFFFF																															
Name	Reserved																										MINH				MINL	
Access																											RW				RW	

位/位域	标记	位名	功能描述	读写
31:7	Reserved	保留	-	-
6:4	MINH	分计数十位值	分十位计数值 BCD 码	RW
3:0	MINL	分计数个位值	分个位计数值 BCD 码	RW

表示 0~59 分，采用十进制计数。请写入十进制 0~59 的 BCD 码，写入超出范围的值将被忽略。

14.5.6 时计数寄存器 (RTC_HOUR)

Offset	Bit Position																															
0x010	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0xFFFFFFFF																															
Name	Reserved																								HOURH				HOURL			
Access																									RW				RW			

位/位域	标记	位名	功能描述	读写
31:6	Reserved	保留	-	-
5:4	HOURH	时计数十位值	时十位计数值 BCD 码	RW
3:0	HOURL	时计数个位值	时个位计数值 BCD 码	RW

24 小时制时，表示 0~23 小时。

12 小时制时，表示 0~12 小时。Bit5=0 表示 AM，则 01~12 表示上午；Bit5=1 表示 PM，则 01~12 表示下午。

请根据控制位 RTC_CR0.AMPM 的值，设定正确的十进制的 BCD 码，写入超出范围的值将被忽略。

具体时间取值可参考下表：

24 小时制 (AMPM=1)		12 小时制 (AMPM=0)	
时间	寄存器值	时间	寄存器值
00 时	0x00	AM 12 时	0x12
01 时	0x01	AM 01 时	0x01
02 时	0x02	AM 02 时	0x02
03 时	0x03	AM 03 时	0x03
04 时	0x04	AM 04 时	0x04
05 时	0x05	AM 05 时	0x05
06 时	0x06	AM 06 时	0x06
07 时	0x07	AM 07 时	0x07
08 时	0x08	AM 08 时	0x08
09 时	0x09	AM 09 时	0x09
10 时	0x10	AM 10 时	0x10
11 时	0x11	AM 11 时	0x11
12 时	0x12	PM 12 时	0x32
13 时	0x13	PM 01 时	0x21
14 时	0x14	PM 02 时	0x22
15 时	0x15	PM 03 时	0x23
16 时	0x16	PM 04 时	0x24
17 时	0x17	PM 05 时	0x25
18 时	0x18	PM 06 时	0x26
19 时	0x19	PM 07 时	0x27

24 小时时制 (AMPM=1)		12 小时时制 (AMPM=0)	
时间	寄存器值	时间	寄存器值
20 时	0x20	PM 08 时	0x28
21 时	0x21	PM 09 时	0x29
22 时	0x22	PM 10 时	0x30
23 时	0x23	PM 11 时	0x31

14.5.7 日计数寄存器 (RTC_DAY)

Offset	Bit Position																															
0x018	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0xFFFFFFFF																															
Name	Reserved																								DAYH				DAYL			
Access																									RW				RW			

位/位域	标记	位名	功能描述	读写
31:6	Reserved	保留	-	-
5:4	DAYH	日计数十位值	日十位计数值 BCD 码	RW
3:0	DAYL	日计数个位值	日个位计数值 BCD 码	RW

表示 1~31 日，采用十进制计数，自动计算闰年和月份。请写入十进制 1~31 的 BCD 码，写入超出范围的值将被忽略。

具体日计数取值可参考下表：

月份	日计数值
2 月（普通年）	01~28
2 月（闰年）	01~29
4、6、9、11 月	01~30
1、3、5、7、8、10、12 月	01~31

14.5.8 周计数寄存器 (RTC_WEEK)

Offset	Bit Position																															
0x014	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0xFFFFFFFF																															
Name	Reserved																															WEEK
Access																																RW

位/位域	标记	位名	功能描述	读写
31:3	Reserved	保留	-	-
2:0	WEEK	周计数值	周计数值 BCD 码	RW

十进制 0~6 表示周日~周六。请写入十进制 0~6 的 BCD 码，写入超出范围的值将被忽略。
具体周计数取值可参考下表：

周	周计数值
周日	0x00
周一	0x01
周二	0x02
周三	0x03
周四	0x04
周五	0x05
周六	0x06

14.5.9 月计数寄存器 (RTC_MON)

Offset	Bit Position																															
0x01C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0xFFFFFFFF																															
Name	Reserved																												MON			
Access																													RW			

位/位域	标记	位名	功能描述	读写
31:5	Reserved	保留	-	-
4:0	MON	月计数值	月计数值 BCD 码	RW

表示 1~12 月，采用十进制计数。请写入十进制 1~12 的 BCD 码，写入超出范围的值将被忽略。

14.5.10 年计数寄存器 (RTC_YEAR)

Offset	Bit Position																															
0x020	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0xFFFFFFFF																															
Name	Reserved																								YEARH				YEARL			
Access																									RW				RW			

位/位域	标记	位名	功能描述	读写
31:8	Reserved	保留	-	-
7:4	YEARH	年计数十位值	年十位计数值 BCD 码	RW
3:0	YEARL	年计数个位值	年个位计数值 BCD 码	RW

表示 0~99 年，采用十进制计数，根据月进位计数。自动计算闰年如：00、04、08、...、92、96 等。请写入十进制 0~99 的 BCD 码，写入超出范围的值将被忽略。

14.5.11 时钟误差补偿寄存器 (RTC_COMPEN)

Offset	Bit Position																																		
0x030	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
Reset	0x00000020（只有上电对该寄存器复位有效）																																		
Name	Reserved																CREN	CSTEPS	Reserved	CR															
Access																	RW	RW		RW															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15	CREN	补偿使能	0b0: 禁止时钟误差补偿 0b1: 使能时钟误差补偿	RW
14	CSTEPS	补偿精度	0b0: 补偿精度 0.95ppm 0b1: 补偿精度 0.06ppm	RW
13	Reserved	保留	-	-
12:0	CR	补偿值	CSTEPS=0b0: 通过补偿值设定, 可针对每秒进行 $\pm 0.95\text{ppm}$ 的精度补偿。补偿值为 9 位带小数点的 2 的补码, 后 5 位为小数部分。可补偿范围 274.6ppm~212.6ppm, 最小微分误差 $\pm 0.48\text{ppm}$, 最小分辨率 0.95ppm。 CSTEPS=0b1: 通过补偿值设定, 可针对每秒进行 $\pm 0.05957\text{ppm}$ 的精度补偿。补偿值为 9 位带小数点的 2 的补码, 后 9 位为小数部分。可补偿范围 274.65820ppm~213.56348ppm, 最小微分误差 $\pm 0.0298\text{ppm}$, 最小分辨率 0.05957ppm。	RW

0.95ppm 具体补偿精度请参考下表:

补偿值设定										补偿值
CREN	CR[8:0]									
1	1	0	0	0	0	0	0	0	0	-274.6ppm
	1	0	0	0	0	0	0	0	1	-273.7ppm
	...									...
	0	0	0	0	1	1	1	1	1	-0.95ppm
	0	0	0	1	0	0	0	0	0	0ppm
	...									...
	0	1	1	1	1	1	1	1	0	+211.7ppm
	0	1	1	1	1	1	1	1	1	+212.6ppm
0	X	X	X	X	X	X	X	X	X	无补偿

0.06ppm 具体补偿精度请参考下表：

补偿值设定														补偿值
CREN&CSTEP S	CR[12:0]													
1	1	0	0	0	0	0	0	0	0	0	0	0	0	-274.65820ppm
	1	0	0	0	0	0	0	0	0	0	0	0	1	-273.59863ppm
	...													...
	0	0	0	0	1	1	1	1	1	1	1	1	1	-0.05957ppm
	0	0	0	1	0	0	0	0	0	0	0	0	0	0ppm
	...													...
	0	1	1	1	1	1	1	1	1	1	1	1	0	+213.50383ppm
	0	1	1	1	1	1	1	1	1	1	1	1	1	+213.56348ppm
0	X	X	X	X	X	X	X	X	X	X	X	X	X	无补偿

14.5.12 高速补偿精度参数寄存器 (RTC_HCOMP)

Offset	Bit Position																															
0x034	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000（只有上电对该寄存器复位有效）																															
Name	Reserved																								RW PARA							
Access																									RW							

位/位域	标记	位名	功能描述	读写
31:6	Reserved	保留	-	-
5:0	PARA	补偿参数	根据频率设定对应的高速补偿参数 $RTC_HCOMP.PARA = f/32768/32$ f 为补偿频率, 建议配置为 32.768kHz 的整数倍: ● 0.06ppm 补偿精度: f 取值范围是 16~48MHz。 ● 0.95ppm 补偿精度: f 取值范围是 4~48MHz。	RW

具体高速补偿参数请参考下表:

补偿频率 f (MHz)	补偿参数 PARA
4	0b000100
6	0b000110
8	0b001000
12	0b001100
16	0b001111
20	0b010011
24	0b010111
32	0b011111
48	0b101110

14.5.13 控制寄存器 2 (RTC_CR2)

Offset	Bit Position																																				
0x03C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0					
Reset	0x00000000（只有上电与模块复位对该寄存器复位有效）																																				
Name	Reserved																							ALMBE	ALMAE	Reserved	WUTE	TSE	Reserved	TSEDG	WUCKSEL						
Access																								RW	RW		RW	RW		RW	TSEDG	RW					

位/位域	标记	位名	功能描述	读写
31:11	Reserved	保留	-	-
10	ALMBE	闹钟 B 使能	0b0: 禁止 0b1: 使能	RW
9	ALMAE	闹钟 A 使能	0b0: 禁止 0b1: 使能	RW
8	Reserved	保留	-	-
7	WUTE	唤醒定时器使能	0b0: 禁止 0b1: 使能	RW
6	TSE	时间戳使能	0b0: 禁止 0b1: 使能	RW
5:4	Reserved	保留	-	-
3	TSEDG	时间戳边沿选择	0b0: 上升沿 0b1: 下降沿	RW
2:0	WUCKSEL	唤醒定时器时钟源选择	0b000: RTC/2 0b001: RTC/4 0b010: RTC/8 0b011: RTC/16 0b100: RTC_Sec/1 0b101: RTC_Sec/2 0b110: RTC_Sec/4 0b111: RTC_Sec/8	RW

14.5.14 闹钟 A 寄存器 (RTC_ALMA)

Offset	Bit Position																																			
0x040	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
Reset	0xFFFFFFFF																																			
Name	Reserved	WEEK							MSKH	Reserved	HOURH				HOURL				MSKM	MINH				MINL				MSKS	SECH				SECL			
Access		RW							RW		RW				RW				RW	RW				RW				RW	RW				RW			

位/位域	标记	位名	功能描述	读写
31	Reserved	保留	-	-
30:24	WEEK	闹钟星期位	Bit24~Bit30 分别对应周日~周六： 对应位值为 1 时，代表每周该日闹钟有效。 例如： ● 设置为 0b0000001 代表周日闹钟设定有效。 ● 设置为 0b0000011 代表周日、周一闹钟设定有效。 ● 设置为 0b1000000 代表周六闹钟设定有效。	RW
23	MSKH	闹钟时位屏蔽位	0b0：时位匹配才会产生闹钟 A 0b1：闹钟 A 中时位无关	RW
22	Reserved	保留	-	-
21:20	HOURH	闹钟时十位值	闹钟时十位值 BCD 码	RW
19:16	HOURL	闹钟时个位值	闹钟时个位值 BCD 码	RW
15	MSKM	闹钟分位屏蔽位	0b0：分位匹配才会产生闹钟 A 0b1：闹钟 A 中分位无关	RW
14:12	MINH	闹钟分十位值	闹钟分十位值 BCD 码	RW
11:8	MINL	闹钟分个位值	闹钟分个位值 BCD 码	RW
7	MSKS	闹钟秒位屏蔽位	0b0：秒位匹配才会产生闹钟 A 0b1：闹钟 A 中秒位无关	RW
6:4	SECH	闹钟秒十位值	闹钟秒十位值 BCD 码	RW
3:0	SECL	闹钟秒个位值	闹钟秒个位值 BCD 码	RW



说明

位域操作时需注意，当配置 12 小时制时，HOURL 寄存器不能写入 0。

14.5.15 闹钟 B 寄存器 (RTC_ALMB)

Offset	Bit Position																																			
0x044	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
Reset	0xFFFFFFFF																																			
Name	Reserved	WEEK							MSKH	Reserved	HOURH				HOURL				MSKM	MINH				MINL				MSKS	SECH				SECL			
Access		RW							RW		RW				RW				RW	RW				RW				RW	RW				RW			

位/位域	标记	位名	功能描述	读写
31	Reserved	保留	-	-
30:24	WEEK	闹钟星期位	Bit24~Bit30 分别对应周日~周六： 对应位值为 1 时，代表每周该日闹钟有效。 例如： ● 设置为 0b0000001 代表周日闹钟设定有效。 ● 设置为 0b0000011 代表周日、周一闹钟设定有效。 ● 设置为 0b1000000 代表周六闹钟设定有效。	RW
23	MSKH	闹钟时位屏蔽位	0b0：时位匹配才会产生闹钟 B 0b1：闹钟 B 中时位无关	RW
22	Reserved	保留	-	-
21:20	HOURH	闹钟时十位值	闹钟时十位值 BCD 码	RW
19:16	HOURL	闹钟时个位值	闹钟时个位值 BCD 码	RW
15	MSKM	闹钟分位屏蔽位	0b0：分位匹配才会产生闹钟 B 0b1：闹钟 B 中分位无关	RW
14:12	MINH	闹钟分十位值	闹钟分十位值 BCD 码	RW
11:8	MINL	闹钟分个位值	闹钟分个位值 BCD 码	RW
7	MSKS	闹钟秒位屏蔽位	0b0：秒位匹配才会产生闹钟 B 0b1：闹钟 B 中秒位无关	RW
6:4	SECH	闹钟秒十位值	闹钟秒十位值 BCD 码	RW
3:0	SECL	闹钟秒个位值	闹钟秒个位值 BCD 码	RW



说明

位域操作时需注意，当配置 12 小时制时，HOURL 寄存器不能写入 0。

14.5.16 时间戳时间寄存器 (RTC_TSTR)

Offset	Bit Position																																
0x048	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reset	0x00000000（只有上电与模块复位对该寄存器复位有效）																																
Name	Reserved										HOURH	HOURL				Reserved	MINH				MINL				Reserved	SECH				SECL			
Access											RO	RO					RO				RO					RO				RO			

位/位域	标记	位名	功能描述	读写
31:22	Reserved	保留	-	-
21:20	HOURH	时计数十位值	时计数十位值 BCD 码	RO
19:16	HOURL	时计数个位值	时计数个位值 BCD 码	RO
15	Reserved	保留	-	-
14:12	MINH	分计数十位值	分计数十位值 BCD 码	RO
11:8	MINL	分计数个位值	分计数个位值 BCD 码	RO
7	Reserved	保留	-	-
6:4	SECH	秒计数十位值	秒计数十位值 BCD 码	RO
3:0	SECL	秒计数个位值	秒计数个位值 BCD 码	RO

14.5.17 时间戳日期寄存器 (RTC_TSDR)

Offset	Bit Position																															
0x04C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000（只有上电与模块复位对该寄存器复位有效）																															
Name	Reserved																WEEK				MON				Reserved	DAYH				DAYL		
Access																	RO				RO					RO				RO		

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:13	WEEK	周计数值	周计数值, 格式同 RTC_WEEK	RO
12:8	MON	月计数值	月计数值, 格式同 RTC_MON	RO
7:6	Reserved	保留	-	-
5:4	DAYH	日计数十位值	日计数十位值 BCD 码	RO
3:0	DAYL	日计数个位值	日计数个位值 BCD 码	RO

14.5.18 唤醒定时器寄存器 (RTC_WUTR)

Offset	Bit Position																															
0x050	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x0000FFFF（只有上电与模块复位对该寄存器复位有效）																															
Name	Reserved																ARR															
Access																	RW															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	ARR	唤醒定时器周期值	-	RW

14.5.19 中断使能寄存器 (RTC_IER)

Offset	Bit Position																																		
0x054	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
Reset	0x00000000（只有上电与模块复位对该寄存器复位有效）																																		
Name	Reserved																									PRD	Reserved		TS		WU		ALMB		ALMA
Access																									RW					RW		RW		RW	

位/位域	标记	位名	功能描述	读写
31:7	Reserved	保留	-	-
6	PRD	周期中断使能	0b0: 禁止 0b1: 使能	RW
5:4	Reserved	保留	-	-
3	TS	时间戳中断使能	0b0: 禁止 0b1: 使能	RW
2	WU	定时中断使能	0b0: 禁止 0b1: 使能	RW
1	ALMB	闹钟 B 中断使能	0b0: 禁止 0b1: 使能	RW
0	ALMA	闹钟 A 中断使能	0b0: 禁止 0b1: 使能	RW

14.5.20 中断标志寄存器 (RTC_IFR)

Offset	Bit Position																																						
0x058	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0							
Reset	0x00000000（只有上电与模块复位对该寄存器复位有效）																																						
Name	Reserved																								RO	PRD	Reserved	RO	TSOV	RO	TS	RO	WU	RO	ALMB	RO	ALMA		
Access																									RO			RO		RO		RO		RO		RO		RO	

位/位域	标记	位名	功能描述	读写
31:7	Reserved	保留	-	-
6	PRD	周期中断标志	● 0b0: 未发生中断 ● 0b1: 已发生中断	RO
5	Reserved	保留	-	-
4	TSOV	时间戳溢出中断标志	● 0b0: 未发生中断 ● 0b1: 已发生中断	RO
3	TS	时间戳中断标志	● 0b0: 未发生中断 ● 0b1: 已发生中断	RO
2	WU	定时中断标志	● 0b0: 未发生中断 ● 0b1: 已发生中断	RO
1	ALMB	闹钟 B 中断标志	● 0b0: 未发生中断 ● 0b1: 已发生中断	RO
0	ALMA	闹钟 A 中断标志	● 0b0: 未发生中断 ● 0b1: 已发生中断	RO

14.5.21 中断清除寄存器 (RTC_ICR)

Offset	Bit Position																																				
0x05C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0					
Reset	0x0000007F																																				
Name	Reserved																								PRD		Reserved	TSOV		TS		WU		ALMB		ALMA	
Access																									WO			WO		WO		WO		WO		WO	

位/位域	标记	位名	功能描述	读写
31:7	Reserved	保留	-	-
6	PRD	周期中断标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
5	Reserved	保留	-	-
4	TSOV	时间戳溢出中断标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
3	TS	时间戳中断标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
2	WU	定时中断标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
1	ALMB	闹钟 B 中断标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO
0	ALMA	闹钟 A 中断标志清除	写 0 清除标志, 写 1 无效; 读出恒为 1	WO

14.5.22 保护寄存器 (RTC_WPR)

Offset	Bit Position																															
0x060	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0xFFFFFFFF																															
Name	Reserved																								WPR							
Access																									WO							

位/位域	标记	位名	功能描述	读写
31:8	Reserved	保留	-	-
7:0	WPR	保护序列	对 WPR 先写 0xCA, 再写 0x53, 解除 RTC 寄存器写保护; 对 WPR 先写 0xCA, 再写 0xFF (不等于 0x53), 开启 RTC 寄存器写保护。 除了 WPR 与 ICR, RTC 寄存器所有寄存器处于写保护状态, 上电默认不可以写。	WO

15 独立看门狗 (IWDT)

15.1 简介

本产品具有一个嵌入式独立看门狗外设，具有安全性高和使用灵活的优点。此独立看门狗可检测并解决由软件错误导致的故障，在其计数值达到设定的超时值时触发中断或复位。该看门狗由内部低速时钟（RC10K）驱动，即使主时钟发生故障时仍可正常工作。

15.2 主要特性

- 独立的 RC 振荡器
- 溢出时触发中断或复位
- 通过特定写序列，可以停止正在运行的看门狗
- DeepSleep 模式时可配置为自动暂停计数

15.3 功能说明

15.3.1 功能框图




图 15-1 IWDT 功能框图

启动看门狗后，计数器从 0xFFFF 开始递减计数。每当向 IWDT_KR 寄存器写入 0xAAAA 时，IWDT_ARR 的值就会被重载到计数器。当计数值递减到 0x000 时，看门狗会产生溢出信号；当对计数器进行重载时计数值大于 IWDT_WINR 寄存器的值也会产生溢出信号。配置 IWDT_CR 相应控制位可使看门狗溢出后产生复位或中断。通过配置 IWDT_CR 相应控制位可使看门狗在 DeepSleep 时自动暂停计数。

15.3.2 窗口看门狗模式

配置 IWDT_WINR 寄存器的值小于 IWDT_ARR 时，IWDT 工作于窗口看门狗模式。在该模式下，有两种条件触发看门狗溢出：计数值递减到 0x000、在计数值大于窗口值时对看门狗进行重载。更改 IWDT_WINR 寄存器值时，硬件会自动对看门狗进行重载操作，将递减计数器值复位为 IWDT_ARR。用户程序应当在计数值小于等于 IWDT_WINR 寄存器数值且计数值递减到 0x000 前对看门狗进行重载操作。

15.3.3 独立看门狗模式

配置 IWDT_WINR 寄存器的值大于等于 IWDT_ARR 时，IWDT 工作于独立看门狗模式。在该模式下，仅有一种条件会触发看门狗溢出：计数值递减到 0x000。用户程序应当在计数值递减到 0x000 前对看门狗进行重载操作。

15.3.4 看门狗溢出处理

看门狗的溢出信号，可以触发中断也可以触发复位。当设置 IWDG_CR.ACTION 为 0 时，看门狗的溢出信号会复位 MCU；当设置 IWDG_CR.ACTION 为 1 且 IWDG_CR.IE 为 1 时，看门狗的溢出信号会触发中断，通过向 IWDG_SR 寄存器写 0，可以将 IWDG_SR.OV 标志位清 0。

15.3.5 看门狗暂停

若设置 IWDG_CR.PAUSE 为 1，则 MCU 进入 DeepSleep 时看门狗自动暂停运行；MCU 退出 DeepSleep 时，看门狗继续运行。使用该特性，则 MCU 在低功耗状态时不用频繁唤醒以喂狗，可实现更低的待机功耗。

15.3.6 看门狗停止及再次运行

向 IWDG_KR 寄存器依次写入 0x1234、0x5678 可以停止正在运行的看门狗。

向 IWDG_KR 寄存器写入 0xCCCC 即可使看门狗重新运行，其配置保持不变。

15.3.7 寄存器写保护

IWDG_CR、IWDG_ARR 和 IWDG_WINR 寄存器具有写保护。若需修改这三个寄存器，应在看门狗启动后向 IWDG_KR 寄存器写入 0x5555 以解除这些寄存器的写保护；向 IWDG_KR 寄存器写入其它值则会使能这些寄存器的写保护。

15.4 操作示例

15.4.1 配置 IWDG 为窗口看门狗

- 步骤 1. 向 IWDG_KR 寄存器写入 0xCCCC，使能 IWDG。
- 步骤 2. 向 IWDG_KR 寄存器写入 0x5555，解除寄存器写保护。
- 步骤 3. 配置 IWDG_CR，选择看门狗的计数时钟频率、溢出后动作、DeepSleep 特性。
- 步骤 4. 配置 IWDG_ARR，选择看门狗的溢出周期。
- 步骤 5. 等待 IWDG_SR.ARRF 为 0。
- 步骤 6. 向 IWDG_WINR 写入需要的数值，配置窗口大小。
- 步骤 7. 等待 IWDG_SR.WINRF 变为 0，自动刷新计数器值为 IWDG_ARR。
- 步骤 8. 在计数值小于等于 IWDG_WINR 寄存器数值且计数值递减到 0 前，向 IWDG_KR 寄存器写入 0xAAAA，对 IWDG 进行重载。

15.4.2 配置 IWDG 为独立看门狗

- 步骤 1. 向 IWDG_KR 寄存器写入 0xCCCC，使能 IWDG。
- 步骤 2. 向 IWDG_KR 寄存器写入 0x5555，解除寄存器写保护。
- 步骤 3. 配置 IWDG_CR，选择看门狗的计数时钟频率、溢出后动作、DeepSleep 特性。
- 步骤 4. 配置 IWDG_ARR，选择看门狗的溢出周期。
- 步骤 5. 等待 IWDG_SR.ARRF 为 0。
- 步骤 6. 刷新计数器值为 IWDG_ARR 的值 (IWDG_KR=0x0000AAAA)。
- 步骤 7. 在计数值递减到 0 前，向 IWDG_KR 寄存器写入 0xAAAA，对 IWDG 进行重载。

15.4.3 看门狗超时时间 (10kHz 的独立时钟)

表 15-1 IWDG 超时时间 (10kHz 的独立时钟)

预分频系数	PRS[2:0]位	最短时间 (ms) ARR[11:0]=0x000	最长时间 (ms) ARR[11:0]=0xFFFF
4 分频	000	$0.1 \times 4 = 0.4$	$0.1 \times 4 \times 4096 = 1638.4$
8 分频	001	$0.1 \times 8 = 0.8$	$0.1 \times 8 \times 4096 = 3276.8$
16 分频	010	$0.1 \times 16 = 1.6$	$0.1 \times 16 \times 4096 = 6553.6$
32 分频	011	$0.1 \times 32 = 3.2$	$0.1 \times 32 \times 4096 = 13107.2$
64 分频	100	$0.1 \times 64 = 6.4$	$0.1 \times 64 \times 4096 = 26214.4$
128 分频	101	$0.1 \times 128 = 12.8$	$0.1 \times 128 \times 4096 = 52428.8$
256 分频	110	$0.1 \times 256 = 25.6$	$0.1 \times 256 \times 4096 = 104857.6$
512 分频	111	$0.1 \times 512 = 51.2$	$0.1 \times 512 \times 4096 = 209715.2$

15.5 寄存器

15.5.1 寄存器总表

基地址：0x40001080

表 15-2 独立看门狗（IWDT）寄存器偏移地址

偏移地址	寄存器	描述
0x00	IWDT_KR	键值寄存器
0x04	IWDT_CR	控制寄存器
0x08	IWDT_ARR	重载寄存器
0x0C	IWDT_SR	状态寄存器
0x10	IWDT_WINR	窗口寄存器

15.5.2 键值寄存器 (IWDG_KR)

Offset	Bit Position																															
0x00	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																KR															
Access																																

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	KR	IWDG 键值	- 写入 0xCCCC：启动 IWDG 计数器 - 写入 0xAAAA：重载 IWDG 计数值 - 依次写入 0x1234、0x5678：停止看门狗 - 写入 0x5555：解除 IWDG_ARR、IWDG_WINR、IWDG_CR 的写保护 - 写入非 0x5555：使能 IWDG_ARR、IWDG_WINR、IWDG_CR 的写保护	WO

15.5.3 控制寄存器 (IWDT_CR)



说明

需要向 IWDT_KR 寄存器写入 0x5555 后, 才可修改本寄存器。

Offset	Bit Position																																	
0x04	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved																								PAUSE		ACTION		IE		Reserved		PRS	
Access																									RW	RW	RW		RW					

位/位域	标记	位名	功能描述	读写
31:7	Reserved	保留	-	-
6	PAUSE	Deepsleep 模式下 WDT 暂停控制	0b0: DeepSleep 模式下 IWDT 继续运行 0b1: DeepSleep 模式下 IWDT 自动暂停	RW
5	ACTION	IWDT 溢出后动作配置	0b0: 看门狗溢出后产生复位 0b1: 看门狗溢出后产生中断	RW
4	IE	IWDT 中断使能控制	0b0: 禁止看门狗中断 0b1: 使能看门狗中断	RW
3	Reserved	保留	-	-
2:0	PRS	配置看门狗计数时钟与 RC10K 振荡器的分频比	0b000: 4 分频 0b001: 8 分频 0b010: 16 分频 0b011: 32 分频 0b100: 64 分频 0b101: 128 分频 0b110: 256 分频 0b111: 512 分频 说明 IWDT_SR.PRSF 为 0 时, 才可修改 IWDT_CR.PRS。	RW

15.5.4 重载寄存器 (IWDT_ARR)



说明

- 向 IWDT_KR 寄存器写入 0x5555 后，才可修改本寄存器。
- IWDT_SR.ARRF 为 0，才可修改本寄存器。

Offset	Bit Position																															
0x08	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000FFF																															
Name	Reserved																RW ARR															
Access																																

位/位域	标记	位名	功能描述	读写
31:12	Reserved	保留	-	-
11:0	ARR	IWDT 重载值	-	RW

15.5.5 状态寄存器 (IWDT_SR)



说明

向该寄存器写 0，可以将 IWDT_SR.OV 标志位清 0。

Offset	Bit Position																																					
0x0C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
Reset	0x00000000																																					
Name	Reserved																												RUN		OV		WINRF		ARRF		PRSF	
Access																													RO		RW		RO		RO		RO	

位/位域	标记	位名	功能描述	读写
31:5	Reserved	保留	-	-
4	RUN	WDT 运行标志	0b0: WDT 未运行 0b1: WDT 正在运行	RO
3	OV	WDT 溢出标志	写 0 清除溢出标志，写 1 对该位的值无影响 读取： 0b0: WDT 未发生溢出 0b1: WDT 发生溢出	RW
2	WINRF	WINR 寄存器更新标志	0b0: WINR 寄存器更新完成 0b1: WINR 寄存器正在更新 注意 只有 WINRF 为 0 时才可以更新 WINR 寄存器。	RO
1	ARRF	ARR 寄存器更新标志	0b0: ARR 寄存器更新完成 0b1: ARR 寄存器正在更新 注意 只有 ARRF 为 0 时才可以更新 ARR 寄存器。	RO
0	PRSF	IWDT_CR.PRS 更新标志	0b0: IWDT_CR.PRS 更新完成 0b1: IWDT_CR.PRS 正在更新 注意 只有 PRSF 为 0 时才可以更新 IWDT_CR.PRS。	RO

15.5.6 窗口寄存器 (IWDT_WINR)



说明

- 向 IWDT_KR 寄存器写入 0x5555 后，才可修改本寄存器。
- IWDT_SR.WINRF 为 0，才可修改本寄存器。

Offset	Bit Position																															
0x10	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000FFF																															
Name	Reserved																RW WINR															
Access																																

位/位域	标记	位名	功能描述	读写
31:12	Reserved	保留	-	-
11:0	WINR	窗口比较器比较值	-	RW

16 低功耗同步异步收发器 (LPUART)

16.1 简介

低功耗同步异步接收器 (LPUART) 是一种允许在微控制器低功耗模式下进行全双工通信的 UART。当微控制器处于 DeepSleep 模式时, LPUART 也可以正常接收 UART 数据帧, 通过接收完成中断唤醒微控制器。

16.2 主要特性

- 配置时钟 PCLK
- 传输时钟 SCLK (SCLK 可选择 XTL、RCL 以及 PCLK)
- 支持同步半双工、异步全双工、单线半双工传输
- 可编程串行通信功能
 - ▶ 两种字符长度: 8 比特、9 比特
 - ▶ 三种校验方式: 无检验、奇校验、偶校验
 - ▶ 三种停止长度: 1 比特、1.5 比特、2 比特
- 支持低功耗模式下收发数据
- 16-bit 波特率计数器
- 支持硬件流控 (RTS、CTS)
- 支持多机通讯、自动地址识别

16.3 功能说明

16.3.1 功能框图




图 16-1 LPUART 功能框图

16.3.2 时钟说明

LPUART 模块有两个时钟：

- 配置时钟 PCLK

配置时钟用于系统 APB 总线对 LPUART 模块进行寄存器配置，配置时钟固定为 APB 总线时钟 PCLK。当系统进入深度休眠 (DeepSleep) 模式，PCLK 时钟将会停止。

- 传输时钟 SCLK

传输时钟用于 LPUART 数据收发逻辑工作，其时钟来源可选择外部低速晶振时钟 (XTL)、内部低速时钟 (RCL) 以及 PCLK 时钟。

当系统进入深度休眠 (DeepSleep) 模式，如果 SCLK 选择外部低速晶振时钟 (XTL) 或者内部低速时钟 (RCL)，LPUART 仍旧可以进行正常的收发数据，而不受系统深度休眠 (DeepSleep) 模式的影响。

16.3.3 工作模式

LPUART 支持多种工作模式：同步半双工模式、异步全双工模式、单线半双工模式。

通过 LPUART_SCON.SM 和 LPUART_SCON.HDSEL 搭配，即可配置出所需要的各种工作模式。

16.3.3.1 Mode0~Mode3 功能对比

配置 LPUART_SCON.SM 可选择不同的传输模式：Mode0~Mode3。这四种工作模式的主要功能对比如下表所示：

表 16-1 LPUART Mode0/1/2/3 数据结构

工作模式		传输位宽	数据组成	波特率
Mode0	同步半双工模式	8-bit	Data(8bits)	$BaudRate = \frac{f_{SCLK}}{12}$
Mode1	异步全双工模式	10~11-bit	Start(1bit) + Data(8bits) + Stop(1~2bits)	$BaudRate = \frac{f_{SCLK}}{OVER \times SCNT}$
Mode2	异步全双工模式	11~12-bit	Start(1bit) + Data(8bits) + B8(1bit) + Stop(1~2bits)	$BaudRate = \frac{f_{SCLK}}{OVER}$
Mode3	异步全双工模式	11~12-bit	Start(1bit) + Data(8bits) + B8(1bit) + Stop(1~2bits)	$BaudRate = \frac{f_{SCLK}}{OVER \times SCNT}$

说明

- 当 SCLK 选择 XTL（频率 32.768kHz）时，Mode1/2/3 可以支持 9600/4800 波特率，波特率的产生详见寄存器 LPUART_BSEL/ LPUART_MODU。
- Mode0 只能作为主机发送 LPUART 同步移位时钟，不可以作为从机接收外部输入的 LPUART 同步移位时钟。
- f_{SCLK} 为 SCLK 的时钟频率。
- OVER 取值：
 - ▶ LPUART_SCON.OVER=0b00 时，Mode1/3 模式 OVER 取值为 16；Mode2 模式 OVER 取值为 32。
 - ▶ LPUART_SCON.OVER=0b01 时，Mode1/3 模式 OVER 取值为 8；Mode2 模式 OVER 取值为 16。
 - ▶ LPUART_SCON.OVER=0b10 时，Mode1/3 模式 OVER 取值为 4；Mode2 模式 OVER 取值为 8。
- SCNT 的定义详见寄存器 LPUART_SCNT 介绍。
- B8 数据位比较特殊，在不同应用下具有不同的含义，请参考以下表格：

表 16-2 B8 数据含义

应用场景	LPUART_SCON.ADRDET	LPUART_SCON.B8CONT[1:0]	B8 数据含义
奇偶校验	-	0b01/0b10	接收时，B8 是所收到的 8bits 数据的奇偶校验位。 发送时，B8 是所发送的 8bits 数据的奇偶校验位。
多机通讯	0b1	-	B8=1，代表当前是地址帧。 B8=0，代表当前是数据帧。
其他	0b0	0b00/0b11	接收/发送数据 Bit8。

当开启多机通讯模式，接收数据奇偶校验自动关闭；发送数据奇偶校验仍受 B8CONT 控制。

16.3.3.2 Mode0 数据收发

- Mode0 发送数据
当设置 LPUART_SCON.REN 为 0 时 LPUART 工作于发送状态，将待发送的数据写入 LPUART_SBUF 寄存器中，则数据将从 RXD 输出（低位在先，高位在后），同步移位时钟从 TXD 输出。




图 16-2 Mode0 发送数据

- Mode0 接收数据
当设置 LPUART_SCON.REN 为 1 时 LPUART 工作于接收状态。每当 LPUART_ISR.RC 标志为 0 时，TXD 管脚会输出 8 个同步移位时钟，数据将从 RXD 输入（低位在先，高位在后）。每次将 LPUART_ISR.RC 标志清零即可接收下一个字节。




图 16-3 Mode0 接收数据

16.3.3.3 Mode1 数据收发

- Mode1 发送数据
无论 LPUART_SCON.REN 为 0 或 1，都可以正常发送数据。
将数据写入 LPUART_SBUF，硬件自动将数据加载到发送移位寄存器并从 TXD 管脚移位输出（低位在先，高位在后），LPUART_ISR.TXE 标志硬件置 1。
用户查询到 LPUART_ISR.TXE 标志为 1 时，即可向 LPUART_SBUF 寄存器写入下一个待发送的数据。
每当 TXD 管脚发送完成一帧数据时，LPUART_ISR.TC 标志会被硬件置 1 以指示当前的发送进展。




图 16-4 Mode1 发送数据

- Mode1 接收数据
接收数据时，将 LPUART_SCON.REN 设置为 1，并将 LPUART_ISR.RC 位清 0。
当一帧数据接收完成，LPUART_ISR.RC 标志会被硬件置 1，接收到的数据从 LPUART_SBUF 寄存器中读出。




图 16-5 Mode1 接收数据

16.3.3.4 Mode2/Mode3 数据收发

- Mode2/3 发送数据
无论 LPUART_SCON.REN 为 0 或 1，都可以正常发送数据。
将数据写入 LPUART_SBUF，硬件自动将数据加载到发送移位寄存器并从 TXD 管脚移位输出（低位在先，高位在后），LPUART_ISR.TXE 标志硬件置 1。
用户查询到 LPUART_ISR.TXE 标志为 1 时，即可向 LPUART_SBUF 寄存器写入下一个待发送的数据。
每当 TXD 管脚发送完成一帧数据时，LPUART_ISR.TC 标志会被硬件置 1 以指示当前的发送进展。




图 16-6 Mode2/Mode3 发送数据

- Mode2/3 接收数据
接收数据时，需要将 LPUART_SCON.REN 设置为 1，并将 LPUART_ISR.RC 位清 0。
每当一帧数据接收完成，LPUART_ISR.RC 标志会被硬件置 1，接收到的数据可以从 LPUART_SBUF 寄存器中读出。




图 16-7 Mode2/Mode3 接收数据

16.3.3.5 单线半双工数据收发

- 当 LPUART_SCON.HDSEL=0b1，可进入单线半双工传输模式：
- TX 与 RX 信号线在模块内部相连。

- RX 信号不再使用，接收发送的数据都经由 TX 信号完成。TX 信号的方向控制由硬件逻辑完成，无需软件控制。
- 当发送缓存为空时，TX 信号始终为输入（接收状态）。一旦向发送缓存填入一个数据，TX 信号变为输出（发送状态）。当发送完成，发送缓存变为空，TX 信号又回到输入（接收状态）。
- 无数据传输时，TXD 引脚始终处于输入状态。用户程序需配置该引脚为开漏输出并外接上拉电阻。



注意

1. 即使模块处于接收过程中，只要发送缓存被填入数据，TX 信号立即变为输出（发送状态）。接收过程将被打断，并得到一个错误的接收数据。
2. 单线半双工模式与 Mode0 模式的异同：
 - 同：两者都是用一根信号分时复用地完成了数据收发。
 - 异：Mode0 为同步传输，有同步时钟。而单线半双工模式为异步传输，所有的波特率计算还是遵照 Mode1~Mode3 的波特率公式，仅仅是收发功能复用到 TX 这一根信号上面。

16.3.4 波特率生成

Mode0~Mode3 生成波特率的公式如下所示：

- Mode0 波特率生成工式： $BaudRate = \frac{f_{SCLK}}{12}$
- Mode1 波特率生成工式： $BaudRate = \frac{f_{SCLK}}{OVER \times SCNT}$
- Mode2 波特率生成工式： $BaudRate = \frac{f_{SCLK}}{OVER}$
- Mode3 波特率生成工式： $BaudRate = \frac{f_{SCLK}}{OVER \times SCNT}$



说明

- f_{SCLK} 为 SCLK 的时钟频率。
- OVER 取值：
 - ▶ LPUART_SCON.OVER=0b00 时，Mode1/3 模式 OVER 取值为 16；Mode2 模式 OVER 取值为 32。
 - ▶ LPUART_SCON.OVER=0b01 时，Mode1/3 模式 OVER 取值为 8；Mode2 模式 OVER 取值为 16。
 - ▶ LPUART_SCON.OVER=0b10 时，Mode1/3 模式 OVER 取值为 4；Mode2 模式 OVER 取值为 8。
- SCNT 的定义详见寄存器 LPUART_SCNT 介绍。

传输时钟为 4MHz 波特率设置示例

表 16-3 SCLK=4MHz 波特率计算表

波特率	SCLK=4MHz								
	OVER=4			OVER=8			OVER=16		
	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%
2400	417	2398.08	-0.08%	208	2403.85	0.16%	104	2403.85	0.16%
4800	208	4807.69	0.16%	104	4807.69	0.16%	52	4807.69	0.16%
9600	104	9615.38	0.16%	52	9615.38	0.16%	26	9615.38	0.16%
19200	52	19230.77	0.16%	26	19230.77	0.16%	13	19230.77	0.16%
38400	26	38461.54	0.16%	13	38461.54	0.16%	7	35714.29	-6.99%
57600	17	58823.53	2.12%	9	55555.56	-3.55%	4	62500.00	8.51%
76800	13	76923.08	0.16%	7	71428.57	-6.99%	3	83333.33	8.51%
115200	9	111111.11	-3.55%	4	125000.00	8.51%	2	125000.00	8.51%
128000	8	125000.00	-2.34%	4	125000.00	-2.34%	2	125000.00	-2.34%
256000	4	250000.00	-2.34%	2	250000.00	-2.34%	1	250000.00	-2.34%
1000000	1	1000000.00	0.00%	1	/	/	0	/	/

传输时钟为 8MHz 波特率设置示例

表 16-4 SCLK=8MHz 波特率计算表

波特率	SCLK=8MHz								
	OVER=4			OVER=8			OVER=16		
	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%
2400	833	2400.96	0.04%	417	2398.08	-0.08%	208	2403.85	0.16%
4800	417	4796.16	-0.08%	208	4807.69	0.16%	104	4807.69	0.16%
9600	208	9615.38	0.16%	104	9615.38	0.16%	52	9615.38	0.16%
19200	104	19230.77	0.16%	52	19230.77	0.16%	26	19230.77	0.16%
38400	52	38461.54	0.16%	26	38461.54	0.16%	13	38461.54	0.16%
57600	35	57142.86	-0.79%	17	58823.53	2.12%	9	55555.56	-3.55%
76800	26	76923.08	0.16%	13	76923.08	0.16%	7	71428.57	-6.99%
115200	17	117647.06	2.12%	9	111111.11	-3.55%	4	125000.00	8.51%
128000	16	125000.00	-2.34%	8	125000.00	-2.34%	4	125000.00	-2.34%
256000	8	250000.00	-2.34%	4	250000.00	-2.34%	2	250000.00	-2.34%
1000000	2	1000000.00	0.00%	1	1000000.00	0.00%	1	/	/
2000000	1	2000000.00	0.00%	1	/	/	0	/	/

传输时钟为 16MHz 波特率设置示例

表 16-5 SCLK=16MHz 波特率计算表

波特率	SCLK=16MHz								
	OVER=4			OVER=8			OVER=16		
	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%
2400	1667	2399.52	-0.02%	833	2400.96	0.04%	417	2398.08	-0.08%
4800	833	4801.92	0.04%	417	4796.16	-0.08%	208	4807.69	0.16%
9600	417	9592.33	-0.08%	208	9615.38	0.16%	104	9615.38	0.16%
19200	208	19230.77	0.16%	104	19230.77	0.16%	52	19230.77	0.16%
38400	104	38461.54	0.16%	52	38461.54	0.16%	26	38461.54	0.16%
57600	69	57971.01	0.64%	35	57142.86	-0.79%	17	58823.53	2.12%
76800	52	76923.08	0.16%	26	76923.08	0.16%	13	76923.08	0.16%
115200	35	114285.71	-0.79%	17	117647.06	2.12%	9	111111.11	-3.55%
128000	31	129032.26	0.81%	16	125000.00	-2.34%	8	125000.00	-2.34%
256000	16	250000.00	-2.34%	8	250000.00	-2.34%	4	250000.00	-2.34%
1000000	4	1000000.00	0.00%	2	1000000.00	0.00%	1	1000000.00	0.00%
2000000	2	2000000.00	0.00%	1	2000000.00	0.00%	1	/	/
4000000	1	4000000.00	0.00%	1	/	/	0	/	/

传输时钟为 24MHz 波特率设置示例

表 16-6 SCLK=24MHz 波特率计算表

波特率	SCLK=24MHz								
	OVER=4			OVER=8			OVER=16		
	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%
2400	2500	2400.00	0.00%	1250	2400.00	0.00%	625	2400.00	0.00%
4800	1250	4800.00	0.00%	625	4800.00	0.00%	313	4792.33	-0.16%
9600	625	9600.00	0.00%	313	9584.66	-0.16%	156	9615.38	0.16%
19200	313	19169.33	-0.16%	156	19230.77	0.16%	78	19230.77	0.16%

波特率	SCLK=24MHz								
	OVER=4			OVER=8			OVER=16		
	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%
38400	156	38461.54	0.16%	78	38461.54	0.16%	39	38461.54	0.16%
57600	104	57692.31	0.16%	52	57692.31	0.16%	26	57692.31	0.16%
76800	78	76923.08	0.16%	39	76923.08	0.16%	20	75000.00	-2.34%
115200	52	115384.62	0.16%	26	115384.62	0.16%	13	115384.62	0.16%
128000	47	127659.57	-0.27%	23	130434.78	1.90%	12	125000.00	-2.34%
256000	23	260869.57	1.90%	12	250000.00	-2.34%	6	250000.00	-2.34%
1000000	6	1000000.00	0.00%	3	1000000.00	0.00%	2	/	/
2000000	3	2000000.00	0.00%	2	/	/	1	/	/
6000000	1	6000000.00	0.00%	1	/	/	0	/	/

传输时钟为 32MHz 波特率设置示例

表 16-7 SCLK=32MHz 波特率计算表

波特率	SCLK=32MHz								
	OVER=4			OVER=8			OVER=16		
	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%
2400	3333	2400.24	0.01%	1667	2399.52	-0.02%	833	2400.96	0.04%
4800	1667	4799.04	-0.02%	833	4801.92	0.04%	417	4796.16	-0.08%
9600	833	9603.84	0.04%	417	9592.33	-0.08%	208	9615.38	0.16%
19200	417	19184.65	-0.08%	208	19230.77	0.16%	104	19230.77	0.16%
38400	208	38461.54	0.16%	104	38461.54	0.16%	52	38461.54	0.16%
57600	139	57553.96	-0.08%	69	57971.01	0.64%	35	57142.86	-0.79%
76800	104	76923.08	0.16%	52	76923.08	0.16%	26	76923.08	0.16%
115200	69	115942.03	0.64%	35	114285.71	-0.79%	17	117647.06	2.12%
128000	63	126984.13	-0.79%	31	129032.26	0.81%	16	125000.00	-2.34%
256000	31	258064.52	0.81%	16	250000.00	-2.34%	8	250000.00	-2.34%
1000000	8	1000000.00	0.00%	4	1000000.00	0.00%	2	1000000.00	0.00%
2000000	4	2000000.00	0.00%	2	2000000.00	0.00%	1	2000000.00	0.00%
4000000	2	4000000.00	0.00%	1	4000000.00	0.00%	1	/	/
8000000	1	8000000.00	0.00%	1	/	/	0	/	/

传输时钟为 48MHz 波特率设置示例

表 16-8 SCLK=48MHz 波特率计算表

波特率	SCLK=48MHz								
	OVER=4			OVER=8			OVER=16		
	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%
2400	5000	2400.00	0.00%	2500	2400.00	0.00%	1250	2400.00	0.00%
4800	2500	4800.00	0.00%	1250	4800.00	0.00%	625	4800.00	0.00%
9600	1250	9600.00	0.00%	625	9600.00	0.00%	313	9584.66	-0.16%
19200	625	19200.00	0.00%	313	19169.33	-0.16%	156	19230.77	0.16%
38400	313	38338.66	-0.16%	156	38461.54	0.16%	78	38461.54	0.16%
57600	208	57692.31	0.16%	104	57692.31	0.16%	52	57692.31	0.16%
76800	156	76923.08	0.16%	78	76923.08	0.16%	39	76923.08	0.16%
115200	104	115384.62	0.16%	52	115384.62	0.16%	26	115384.62	0.16%
128000	94	127659.57	-0.27%	47	127659.57	-0.27%	23	130434.78	1.90%

波特率	SCLK=48MHz								
	OVER=4			OVER=8			OVER=16		
	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%	SCNT	实际波特率	误差%
256000	47	255319.15	-0.27%	23	260869.57	1.90%	12	250000.00	-2.34%
1000000	12	1000000.00	0.00%	6	1000000.00	0.00%	3	1000000.00	0.00%
2000000	6	2000000.00	0.00%	3	2000000.00	0.00%	2	1500000.00	-25.00%
4000000	4	3000000.00	0.00%	2	3000000.00	0.00%	1	3000000.00	0.00%
6000000	3	4000000.00	0.00%	2	/	/	1	/	/
12000000	1	12000000.00	0.00%	1	/	/	0	/	/

16.3.5 帧错误检测

当 LPUART 工作在 Mode1/2/3 时，具有帧错误检测功能：

- 在接收数据时，若未在预期时间内识别出停止位，即为帧错误。
- 检测到帧错误时，LPUART_ISR.FE 会被硬件置 1，用户程序应及时清除该标志。

16.3.6 多机通讯

当工作在 Mode2/3 时，将 LPUART_SCON.ADRDET 设置为 1，可开启多机通讯地址自动识别功能。主机可以发送地址帧及数据帧，从机可以在收到匹配的地址帧后才接收数据帧。

主机发送地址帧及数据帧

当 LPUART_SBUF.DATA8 为 1 则发送地址帧，LPUART_SBUF.DATA 为目标从机的地址。

当 LPUART_SBUF.DATA8 为 0 则发送数据帧，LPUART_SBUF.DATA 为待发送的数据。

从机接收地址帧及数据帧

当 LPUART_SCON.ADRDET 为 1 时，从机只接收与自己地址相匹配的地址帧，忽略数据帧及不匹配的地址帧。当从机从 RXD 接收到地址帧时，硬件自动对比地址帧内的地址与本机地址，只有两者匹配时才会将收到的地址存入 LPUART_SBUF 寄存器并置位 LPUART_ISR.RC。

当 LPUART_SCON.ADRDET 为 0 时，从机只接收数据帧并忽略地址帧。用户程序应当在地址匹配后才设置 LPUART_SCON.ADRDET 为 0 以接收主机后继发送的数据帧。

从机地址配置

从机地址由广播地址和用户配置地址组成：

- 广播地址：0xFF
- 用户配置地址：LPUART_SADDR & LPUART_SADEN

收到地址帧时，检测到从总线收到的地址与 LPUART_SADEN 的值相与后值与用户配置地址相同，则认为收到了与从机地址相匹配的地址帧。

例：LPUART_SADDR=0x55，LPUART_SADEN=0xF0，则从机可以匹配的地址为 0xFF（广播地址）、0x50~0x5F（用户配置地址）。

16.3.7 硬件流控

通过增加 CTS 和 RTS 信号可以实现硬件流控的功能，LPUART 模块会根据 CTS 和 RTS 的高低电平自动控制数据的收发，而无需通过软件来判断。

两个 LPUART 模块之间的硬件流控示意图如下所示：




图 16-8 LPUART 硬件流控

RTS 流控

当 RTS 流控使能时（LPUART_SCON.RTSEN 为 1），RTS 管脚指示本模块的接收状态：

- 接收缓存空时，RTS 管脚变为低电平，通知发送端发送下一帧数据。
- 接收缓存满时，RTS 管脚变为高电平，通知发送端暂停发送下一帧数据。




图 16-9 RTS 硬件流控信号

CTS 流控

当 TS 流控使能时（LPUART_SCON.CTSEN 设置为 1），CTS 管脚指示本模块下一帧数据的发送：

- 若 CTS 低电平，LPUART 发送下一帧数据。
- 若 CTS 高电平，LPUART 发送完当前帧后，等待 CTS 变成低电平再进行下一帧的发送。

当 CTS 电平发生变化，LPUART_ISR.CTSIF 自动置 1，读 LPUART_ISR.CTS 获取当前 CTS 管脚的电平值。




图 16-10 CTS 硬件流控信号

16.3.8 收发端缓存

接收缓存

LPUART 模块接收端有一个帧（8bits/9bits）的接收缓存，即保持接受的数据帧直至下一帧数据的 Stop 位被接收才更新该数据帧。




图 16-11 接收缓存

发送缓存

LPUART 模块发送端有一个帧 (8bits/9bits) 的发送缓存, 当 LPUART 在发送当前帧时, 下一个发送数据软件写入 LPUART_SBUF。

- 当 LPUART_ISR.TXE=0 时, 表明当前发送缓存满, LPUART_SBUF 不能写入下一个发送数据。
- 当 LPUART_ISR.TXE=1 时, 表明当前发送缓存空, LPUART_SBUF 可以写入下一个发送数据, 在完成当前数据传输后, 硬件自动把发送缓存中的数据装载入移位寄存器中发送出去。




图 16-12 发送缓存

16.4 操作示例

16.4.1 发送数据示例

操作步骤

- 步骤 1. 参考《端口控制器 (GPIO)》章节端口数字复用功能的相关描述，将 TXD 映射到需要的管脚；并配置 TXD 为 CMOS 输出。
- 步骤 2. 设置 SYSCTRL 模块寄存器 PERI_CLKEN0.LPUARTx 为 1，使能 LPUART 配置时钟及工作时钟。
- 步骤 3. 配置 LPUART_SCON.SCLKSEL，选择 LPUART 的传输时钟来源。
- 步骤 4. 配置 LPUART_SCON.SM，选择 LPUART 的工作模式。
- 步骤 5. 配置 LPUART_SCON.OVER 及 LPUART_SCNT 寄存器，配置通信波特率。
- 步骤 6. 配置 LPUART_SCON.STOPBIT、LPUART_SCON.B8CONT，配置 LPUART 的 STOP 长度，奇偶校验方式。
- 步骤 7. 向 ICR 寄存器写入 0x00，清除所有状态标志。
- 步骤 8. 当查询到 ISR.TXE 为 1，向 LPUART_SBUF 寄存器写入一帧待发送的数据。
- 步骤 9. 查询等待 ISR.TC 变为 1，本次写入的数据帧发送完成。
- 步骤 10. 向 ICR.TCCF 写入 0x00，清除发送完成标志。
- 步骤 11. 如待发送的数据未完成，则跳转到步骤 8。

16.4.2 接收数据示例

操作步骤

- 步骤 1. 参考《端口控制器 (GPIO)》章节端口数字复用功能的相关描述，将 RXD 映射到需要的管脚；并配置 RXD 为输入并使能上拉电阻。
- 步骤 2. 设置 SYSCTRL 模块寄存器 PERI_CLKEN0.LPUARTx 为 1，使能 LPUART 配置时钟及工作时钟。
- 步骤 3. 配置 LPUART_SCON.SCLKSEL，选择 LPUART 的传输时钟来源。
- 步骤 4. 配置 LPUART_SCON.SM，选择 LPUART 的工作模式。
- 步骤 5. 配置 LPUART_SCON.OVER 及 LPUART_SCNT 寄存器，配置通信波特率。
- 步骤 6. 配置 LPUART_SCON.STOPBIT、LPUART_SCON.B8CONT，配置 LPUART 的 STOP 长度，奇偶校验方式。
- 步骤 7. 向 ICR 寄存器写入 0x00，清除所有状态标志。
- 步骤 8. 设置 LPUART_SCON.REN 为 1，使能 RXD 数据接收。
- 步骤 9. 查询等待 ISR.RC 变为 1，接收完成一帧数据。
- 步骤 10. 查询 ISR.PE 和 ISR.FE，以确认接收到的数据帧是否有效。若无效则进行出错处理；若有效则从 LPUART_SBUF 寄存器读出数据并保存。
- 步骤 11. 向 ICR.RCCF 写入 0x00，清除接收完成标志。
- 步骤 12. 如待接收的数据未完成，则跳转到步骤 9。

16.5 寄存器

16.5.1 寄存器总表

- LPUART0 基地址：0x40000000
- LPUART1 基地址：0x40008000

表 16-9 低功耗同步异步收发器（LPUART）寄存器偏移地址

偏移地址	寄存器	描述
0x00	LPUART_SBUF	数据寄存器
0x04	LPUART_SCON	控制寄存器
0x08	LPUART_SADDR	地址寄存器
0x0C	LPUART_SADEN	地址掩码寄存器
0x10	LPUART_ISR	中断标志位寄存器
0x14	LPUART_ICR	中断标志位清除寄存器
0x18	LPUART_SCNT	波特率寄存器
0x1C	LPUART_BSEL	波特率产生寄存器
0x20	LPUART_MODU	9600/4800 波特率调制器寄存器

16.5.2 数据寄存器 (LPUART_SBUF)

Offset	Bit Position																															
0x00	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																							DATA8	DATA							
Access																																

位/位域	标记	位名	功能描述	读写
31:9	Reserved	保留	-	-
8	DATA8	Bit8 数据位	- 在 Mode0/1 下，读取该位为 0，写入该位无效 - 在 Mode2/3 下，分以下情况： - 当硬件奇偶校验位开启时，接收时该位为接收数据奇偶校验位，校验由硬件进行，如校验出错，校验错误标志位 PE 置 1；发送时该位无效，发送数据奇偶校验位由硬件计算并发送。 - 当硬件奇偶校验位关闭时，接收时该位为接收数据 Bit8；发送时该位为发送数据 Bit8。 说明 当开启多机通讯模式，接收数据奇偶校验自动关闭；发送数据奇偶校验仍受 B8CONT 控制。	RW
7:0	DATA	数据	发送数据时，将待发送数据写入该寄存器；接收数据时，从该寄存器读出已收到的数据	RW

16.5.3 控制寄存器 (LPUART_SCON)

Offset	Bit Position																																	
0x04	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Reset	0x00000000																																	
Name	Reserved									HDSEL	FEIE	CTSIE	CTSEN	RTSEN	Reserved	STOPBIT	PEIE	SCLKSEL	OVER	TXEIE	SM	ADRDET	REN	B8CONT	TCIE	RCIE								
Access										RW	RW	RW	RW	RW		RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

位/位域	标记	位名	功能描述	读写
31:23	Reserved	保留	-	-
22	HDSEL	单线半双工功能使能	0b0: 禁止 0b1: 使能	RW
21	FEIE	帧错误中断使能	0b0: 禁止 0b1: 使能	RW
20	CTSIE	CTS 信号翻转中断使能	0b0: 禁止 0b1: 使能	RW
19	CTSEN	CTS 信号使能控制	0b0: 禁止 0b1: 使能	RW
18	RTSEN	RTS 信号使能控制	0b0: 禁止 0b1: 使能	RW
17:16	Reserved	保留	-	-
15:14	STOPBIT	STOPBIT 位持续时间配置	0b00: 1-bit 0b01: 1.5-bit 0b10: 2-bit 0b11: Reserved  说明 Mode0 时虽然没有 Stop Bit，但仍需把该位设置为 0b00。	RW
13	PEIE	奇偶校验错误中断使能	0b0: 禁止 0b1: 使能	RW
12:11	SCLKSEL	传输时钟 SCLK 来源选择	0b00: PCLK 0b01: PCLK 0b10: XTL 0b11: RCL	RW
10:9	OVER	过采样控制	- Mode0: 无效 - Mode1/3: 0b00: 16 采样分频 0b01: 8 采样分频 0b10: 4 采样分频 0b11: Reserved - Mode2: 0b00: 32 采样分频	RW

位/位域	标记	位名	功能描述	读写
10:9	OVER	过采样控制	▶ 0b01: 16 采样分频 ▶ 0b10: 8 采样分频 ▶ 0b11: Reserved	RW
8	TXEIE	TX Buf 空中断使能	● 0b0: 禁止 ● 0b1: 使能	RW
7:6	SM	工作模式	● 0b00: Mode0, 同步半双工, Data(8bits) ● 0b01: Mode1, 异步全双工, Start(1bit) + Data(8bits) + Stop(1~2bits) ● 0b10: Mode2, 异步全双工, Start(1bit) + Data(8bits) + B8(1bit) + Stop(1~2bits) ● 0b11: Mode3, 异步全双工, Start(1bit) + Data(8bits) + B8(1bit) + Stop(1~2bits)	RW
5	ADRDET	多机通讯地址自动识别使能	● 0b0: 禁止 ● 0b1: 使能	RW
4	REN	接收使能	● Mode0: ▶ 0b0: 发送 ▶ 0b1: 接收 ● Mode1/2/3: ▶ 0b0: 发送 ▶ 0b1: 接收/发送	RW
3:2	B8CONT	DATA8 数据位功能配置	● 0b00: 由软件读写 LPUART_SBUF.DATA8 来决定 ● 0b01: 硬件偶校验 ● 0b10: 硬件奇校验 ● 0b11: Reserved	RW
1	TCIE	发送完成中断使能	● 0b0: 禁止 ● 0b1: 使能	RW
0	RCIE	接收完成中断使能	● 0b0: 禁止 ● 0b1: 使能	RW

16.5.4 地址寄存器 (LPUART_SADDR)

Offset	Bit Position																															
0x08	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																								SADDR							
Access																									RW							

位/位域	标记	位名	功能描述	读写
31:8	Reserved	保留	-	-
7:0	SADDR	从机设备地址寄存器	-	RW

16.5.5 地址掩码寄存器 (LPUART_SADEN)

Offset	Bit Position																															
0x0C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																								SADEN							
Access																									RW							

位/位域	标记	位名	功能描述	读写
31:8	Reserved	保留	-	-
7:0	SADEN	从机设备地址掩码寄存器	-	RW

16.5.6 标志位寄存器 (LPUART_ISR)

Offset	Bit Position																																																					
0x10	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																						
Reset	0x00000008																																																					
Name	Reserved																												RO	CTS			RO	CTSIF			RO	PE			RO	TXE			RO	FE			RO	TC			RO	RC
Access																													RO	CTS			RO	CTSIF			RO	PE			RO	TXE			RO	FE			RO	TC			RO	RC

位/位域	标记	位名	功能描述	读写
31:7	Reserved	保留	-	-
6	CTS	CTS 信号标志	只能通过硬件清零 0b0: CTS 信号为低电平 0b1: CTS 信号为高电平	RO
5	CTSIF	CTS 中断标志	0b0: CTS 信号没有发生反转 0b1: CTS 信号发生反转	RO
4	PE	奇偶校验错误标志	0b0: 无奇偶校验错误 0b1: 奇偶校验错误	RO
3	TXE	Tx Buffer 空标志	只能通过硬件清零 0b0: Tx Buffer 非空 0b1: Tx Buffer 空	RO
2	FE	帧错误标志	0b0: 未发生帧错误 0b1: 已发生帧错误	RO
1	TC	发送完成标志	0b0: 发送未完成 0b1: 发送完成	RO
0	RC	接收完成标志	0b0: 接收未完成 0b1: 接收完成	RO

16.5.7 标志位清除寄存器（LPUART_ICR）

Offset	Bit Position																																					
0x14	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
Reset	0x00000037																																					
Name	Reserved																										CTSIFCF		PECF		Reserved		FECF		TCCF		RCCF	
Access																											WO	WO		WO	WO	WO	WO					

位/位域	标记	位名	功能描述	读写
31:6	Reserved	保留	-	-
5	CTSIFCF	ISR.CTSIF 标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO
4	PECF	ISR.PE 标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO
3	Reserved	保留	-	-
2	FECF	ISR.FE 标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO
1	TCCF	ISR.TC 标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO
0	RCCF	ISR.RC 标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO

16.5.8 波特率寄存器（LPUART_SCNT）

Offset	Bit Position																															
0x18	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																SCNT															
Access																	RW															

位/位域	标记	位名	功能描述	读写
31:16	Reserved	保留	-	-
15:0	SCNT	波特率计数器	-	RW

16.5.9 波特率产生寄存器 (LPUART_BSEL)

Offset	Bit Position																															
0x1C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																															BSEL
Access																																

位/位域	标记	位名	功能描述	读写
31:2	Reserved	保留	-	-
1:0	BSEL	波特率产生方式	0b00-0b01: 用 OVER 和 SCNT 产生波特率 (即和之前一样) 0b10: 当 SCON.SCLKSEL=0b10, 即 SCLK 选择 XTL 时, 用调制方式产生 9600 波特率 0b11: 当 SCON.SCLKSEL=0b10, 即 SCLK 选择 XTL 时, 用调制方式产生 4800 波特率	RW

16.5.10 9600/4800 波特率调制器寄存器 (LPUART_MODU)

Offset	Bit Position																															
0x20	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x0000054A																															
Name	Reserved																MODU															
Access																	RW															

位/位域	标记	位名	功能描述	读写
31:12	Reserved	保留	-	-
11:0	MODU	9600/4800 波特率调制器	当 SCON.SCLKSEL=0b10，并且 BSEL.BSEL=0b10/0b11 时，该寄存器有效： ● BSEL.BSEL=0b10 时，产生 9600 波特率所需的调制器设置，需配此寄存器的值为 0x54A。 ● BSEL.BSEL=0b11 时，产生 4800 波特率所需的调制器设置，需配此寄存器的值为 0xEFB。	RW

产生 9600 波特率原理

SCON.SCLKSEL=0b10 即 SCLK 选择 XTL，SCLK 频率为 32768，LPUART 波特率为 9600 (BSEL.BSEL=0b10)，每一位需要 $32768/9600=3.413$ 个 SCLK，如果每一位 3 个 SCLK 则每位的误差为 -0.413 个 SCLK，如果每一位 4 个 SCLK 则每位的误差为 +0.587 个 SCLK。

Bit	Name	Number of SCLK	LPUART_MODU	Final inaccuracy (number of SCLK)
0	Start	3	0	-0.413
1	DATA[0]	4	1	+0.174(=-0.413+0.587)
2	DATA[1]	3	0	-0.239(=+0.174-0.413)
3	DATA[2]	4	1	+0.348(=-0.239+0.587)
4	DATA[3]	3	0	-0.065(=+0.348-0.413)
5	DATA[4]	3	0	-0.478(=-0.065-0.413)
6	DATA[5]	4	1	+0.109(=-0.478+0.587)
7	DATA[6]	3	0	-0.304(=+0.109-0.413)
8	DATA[7]	4	1	+0.283(=-0.304+0.587)
9	Parity/stop1	3	0	-0.130(=+0.283-0.413)
10	Stop1/stop2	4	1	+0.457(=-0.13+0.587)
11	Stop2	3	0	+0.044(=+0.457-0.413)

产生 4800 波特率原理

SCON.SCLKSEL=0b10 即 SCLK 选择 XTL，SCLK 频率为 32768，LPUART 波特率为 4800 (BSEL.BSEL=0b11)，每一位需要 $32768/4800=6.827$ 个 SCLK，如果每一位 6 个 SCLK 则每位的误差为 -0.827 个 SCLK，如果每一位 7 个 SCLK 则每位的误差为 +0.173 个 SCLK。

Bit	Name	Number of SCLK	LPUART_MODU	Final inaccuracy (number of SCLK)
0	Start	7	1	+0.173
1	DATA[0]	7	1	+0.346(=+0.173+0.173)

Bit	Name	Number of SCLK	LPUART_MODU	Final inaccuracy (number of SCLK)
2	DATA[1]	6	0	-0.481(=+0.346-0.827)
3	DATA[2]	7	1	-0.308(=-0.481+0.173)
4	DATA[3]	7	1	-0.135(=-0.308+0.173)
5	DATA[4]	7	1	+0.038(=-0.135+0.173)
6	DATA[5]	7	1	+0.211(=+0.038+0.173)
7	DATA[6]	7	1	+0.384(=+0.211+0.173)
8	DATA[7]	6	0	-0.443(=+0.384-0.827)
9	Parity/stop1	7	1	-0.270(=-0.443+0.173)
10	Stop1/stop2	7	1	-0.097(=-0.270+0.173)
11	Stop2	7	1	+0.076(=-0.097+0.173)

17 真随机数发生器 (TRNG)

17.1 简介

真随机数模块产生 64 位真随机数。




图 17-1 真随机数发生器功能框图

17.2 功能说明

17.2.1 真随机数产生原理

本模块采用内部的模拟随机源，每次启动都可以产生 64bits 真随机数。此外，还可以对真随机数生成的方式进行软件配置，详细内容可查看寄存器描述章节。生成的 64 位真随机数分别存放在 DATA0 和 DATA1 寄存器中。

17.3 操作示例

17.3.1 生成 64bits 真随机数的操作流程（上电第一次）

操作步骤

- 步骤 1. 打开随机源电路：对 TRNG_CR.TRNGCIR_EN 写入“1”，启动随机源电路，开始输出串行真随机数。
- 步骤 2. 选择重新装载初始值：将 TRNG_MODE.LOAD 设置为“1”，使新产生的真随机数的初始值从随机源获得。
- 步骤 3. 选择 PRNG64 的直接反馈的方式：将 TRNG_MODE.FDBK 设置为“1”，将反馈信号与随机源异或后输入 PRNG 中。
- 步骤 4. 选择 PRNG64 的移位次数：将 TRNG_MODE.CNT 设置为“110”，选择移位 256 次。
- 步骤 5. 生成真随机数：软件将“1”写入 TRNG_CR.TRNG_RUN，硬件根据真随机数生成配置进行操作，在操作完成后，硬件自动将 TRNG_CR.TRNG_RUN 清为“0”。
- 步骤 6. 选择不重新装载初始值：将 TRNGMODEREG.LOAD 设置为“0”。
- 步骤 7. 选择 PRNG64 的直接反馈的方式：将 TRNG_MODE.FDBK 设置为“0”，将反馈信号直接输入 PRNG 中。
- 步骤 8. 选择 PRNG64 的移位次数：将 TRNG_MODE.CNT 设置为“100”，选择移位 64 次。
- 步骤 9. 生成真随机数：软件将“1”写入 TRNG_CR.TRNG_RUN，硬件根据真随机数生成配置进行操作，在操作完成后，硬件自动将 Bit1 清为“0”。

步骤 10. 读取真随机数：软件在查询到 TRNG_CR.TRNG_RUN 变为“0”后，通过读取 TRNG_DATA0 和 TRNG_DATA1，得到 64-bit 真随机数。

步骤 11. 完成真随机数的生成后，推荐选择关闭随机源电路，节省功耗：对 TRNG_CR.TRNGCIR_EN 写入“0”，关闭随机源电路。

17.3.2 生成 64bits 真随机数的操作流程（非上电第一次生成）

操作步骤

- 步骤 1.** 打开随机源电路：对 TRNG_CR.TRNGCIR_EN 写入“1”，启动随机源电路，开始输出串行真随机数。
- 步骤 2.** 选择不重新装载初始值：将 TRNG_MODE.LOAD 设置为“0”。
- 步骤 3.** 选择 PRNG64 的直接反馈的方式：将 TRNG_MODE.FDBK 设置为“1”，将反馈信号与随机源异或后输入 PRNG 中。
- 步骤 4.** 选择 PRNG64 的移位次数：将 TRNG_MODE.CNT 设置为“110”，选择移位 256 次。
- 步骤 5.** 生成真随机数：软件将“1”写入 TRNG_CR.TRNG_RUN，硬件根据真随机数生成配置进行操作，在操作完成后，硬件自动将 TRNG_CR.TRNG_RUN 清为“0”。
- 步骤 6.** 选择 PRNG64 的直接反馈的方式：将 TRNG_MODE.FDBK 设置为“0”，将反馈信号直接输入 PRNG 中。
- 步骤 7.** 选择 PRNG64 的移位次数：将 TRNG_MODE.CNT 设置为“100”，选择移位 64 次。
- 步骤 8.** 读取真随机数：软件在查询到 TRNG_CR.TRNG_RUN 变为“0”后，通过读取 TRNG_DATA0 和 TRNG_DATA1，得到 64-bit 真随机数。
如果需要继续生成新的真随机数，请跳转到步骤 2，直到满足要求。
- 步骤 9.** 完成真随机数的生成后，推荐选择关闭随机源电路，节省功耗：对 TRNG_CR.TRNGCIR_EN 写入“0”，关闭随机源电路。

17.4 寄存器

17.4.1 寄存器总表

基地址：0x40008C00

表 17-1 真随机数发生器 (TRNG) 寄存器偏移地址

偏移地址	寄存器	描述
0x00	TRNG_CR	控制寄存器
0x04	TRNG_MODE	模式寄存器
0x0C	TRNG_DATA0	数据寄存器 0
0x10	TRNG_DATA1	数据寄存器 1

17.4.2 控制寄存器 (TRNG_CR)

Offset	Bit Position																															
0x00	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																														TRNG_RUN	TRNGCIR_EN
Access																															RW	RW

位/位域	标记	位名	功能描述	读写
31:2	Reserved	保留	-	-
1	TRNG_RUN	真随机数生成控制	软件写入“1”，开始产生新的 64bits 随机数；运行完毕后，硬件清零 ● 0b0：随机数产生完成 ● 0b1：写 1 启动随机数产生，读 1 表示随机数正在产生	RW
0	TRNGCIR_EN	随机源电路使能	● 0b0：关闭随机源 ● 0b1：打开随机源	RW

17.4.3 模式寄存器 (TRNG_MODE)

Offset	Bit Position																															
0x04	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000010																															
Name	Reserved																												CNT		FDBK	LOAD
Access																															RW	RW

位/位域	标记	位名	功能描述	读写
31:5	Reserved	保留	-	-
4:2	CNT	64-bit TRNG 的反馈移位次数	0b000: 移位 0 次 (即输出随机源的采样值) 0b001: 移位 8 次 0b010: 移位 16 次 0b011: 移位 32 次 0b100: 移位 64 次 0b101: 移位 128 次 0b110: 移位 256 次 0b111: Reserved	RW
1	FDBK	在移位操作时, 64-bit TRNG 的反馈信号是否与随机源进行异或操作	0b0: 不进行异或操作 0b1: 进行异或操作	RW
0	LOAD	在产生新的随机数时, 64-bit TRNG 是否从随机源获得新的初始值	0b0: 不装载新的初始值 (产生伪随机数) 0b1: 装载新的初始值 (产生真随机数)	RW

17.4.4 数据寄存器 0 (TRNG_DATA0)

Offset	Bit Position																															
0x0C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0xFFFFFFFF																															
Name	RO DATA0																															
Access	RO																															

位/位域	标记	位名	功能描述	读写
31:0	DATA0	低 32 位的随机数	-	RO

17.4.5 数据寄存器 1 (TRNG_DATA1)

Offset	Bit Position																															
0x10	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0xFFFFFFFF																															
Name	RO DATA1																															
Access	RO																															

位/位域	标记	位名	功能描述	读写
31:0	DATA1	高 32 位的随机数	-	RO

18 模数转换器 (ADC)

18.1 简介

外部的模拟信号需要转变成数字信号才能由 MCU 进一步处理。本产品内部集成了一个 12 位高精度、高转换速率的逐次逼近型模数转换器 (SAR ADC) 模块。

18.2 主要特性

- 12 位转换精度
- 1Msps 转换速度
- 最多 10 路输入通道，包括 8 路外部管脚输入、2 路内部输入 (1/3 AVCC 电压、VDD)
- 2 种参考源：AVCC 电压、EXVREF 引脚
- ADC 的电压输入范围：0~Vref
- 支持 SQR 扫描转换
- 软件可配置 ADC 的转换速率
- 支持片内外设自动触发 ADC 转换，有效降低芯片功耗并提高转换的实时性

18.3 功能说明

18.3.1 ADC 框图




图 18-1 ADC 示意框图

18.3.2 转换时序及转换速度

ADC 的转换时序如下图所示：一次完整的 ADC 转换由采样过程及逐次比较过程组成。其中采样过程需要 2~127 个 ADCCLK，由 ADC_CR0.SAM 配置；逐次比较过程需要 12 个 ADCCLK。所以，一次 ADC 转换共需要 14~139 个 ADCCLK。

ADC 转换速度的单位为 sps，即每秒进行多少次 ADC 转换。ADC 转换速度的计算方法为：ADCCLK 的频率/一次 ADC 转换所需要的 ADCCLK 的个数。




图 18-2 ADC 转换时序图

ADC 转换速度与 ADC 参考电压及 AVCC 电压相关，最高转换速度如下表所示：

ADC 参考电压	AVCC 电压	最高转换速度	最大 ADCCLK 频率
AVCC/EXVREF	1.8~2.4V	500ksps	8MHz
AVCC/EXVREF	2.4~5.5V	1Msps	16MHz

18.3.3 扫描转换模式

SQR 扫描转换模式

SQR 扫描转换模式最多可进行 4 次连续转换，转换的总次数由 ADC_SQR1.CNT 进行配置；可配置所有通道进行转换，待转换通道由 ADC_SQR0.CHxMUX 进行配置。该模式既可通过设置 ADC_SQRSTART.START 位启动也可通过设置 ADC_EXTTRIGGER 的外部触发启动。启动转换后，ADC 模块依次转换 CHxMUX~CH0MUX 中配置的通道直到总转换次数完成。ADC 模块完成总转换次数后，ADC_IFR.SQRIF 位会自动置 1，转换结果保存在转换通道所对应的 ADC_SQRRESULTx~ADC_SQRRESULT0 寄存器中。下图演示了对 AIN0、AIN5、AIN1、AIN2 进行 4 次转换的 SQR 扫描转换过程。其中 SQR 扫描转换通道转换通道 3 配置为 AIN0，转换通道 2 配置为 AIN5，转换通道 1 配置为 AIN1，转换通道 0 配置为 AIN2。ADC_SQRSTART.START 置 1 后，ADC 模块会依次对 SQR 扫描转换通道 3~0 进行转换。




图 18-3 ADC SQR 扫描转换过程示例

18.3.4 外部触发转换模式

ADC 转换既可通过软件配置启动，也可通过外部触发启动。

配置 ADC_EXTTRIGGER 寄存器可设置 ADC 转换的外部触发源。

详细信息请参见“[ADC SQR 扫描转换外部中断触发源配置寄存器 \(ADC_EXTTRIGGER\)](#)”。

18.3.5 ADC 中断

ADC 中断请求如下表所示：

表 18-2 ADC 中断

中断源	中断标志	中断使能
ADC SQR 扫描转换完成	ADC_IFR.SQRIF	ADC_CR0.IE

18.4 操作示例

18.4.1 通过 ADC_SQRSTART.START 位启动 ADC SQR 扫描转换操作流程

操作步骤

- 步骤 1. 配置 PAADS 相应的位，将待转换的 ADC 通道配置为模拟端口。
- 步骤 2. 设置 PAADS[2]为 1，将 ADC 外部参考电压引脚配置为模拟端口。

说明

如果 ADC 参考电压不选择外部参考电压引脚，则可以略过本步骤。

- 步骤 3. 设置 ADC_CR0.EN 为 1，使能 ADC 模块。
- 步骤 4. 延迟 $T_{ADCSTART}$ 最大的时间（具体数值请参见《数据手册》“电气特性-工作条件-ADC 特性”章节描述），等待 ADC 模块启动完成。
- 步骤 5. 配置 ADC_CR0.REF，选择 ADC 的参考电压。
- 步骤 6. 配置 ADC_CR0.SAM 及 ADC_CR0.CLKDIV，设置 ADC 的转换速度。
- 步骤 7. 配置 ADC_SQR0.CHxMUX，选择 SQR 扫描转换通道。
- 步骤 8. 配置 ADC_SQR1.CNT，选择 SQR 扫描转换的总转换次数。
总转换次数需与步骤 7 中配置的转换通道数保持一致。
- 步骤 9. 设置 ADC_ICR.SQRIC 为 0，清除 ADC_IFR.SQRIF 标志。
- 步骤 10. 设置 ADC_SQRSTART.START 为 1，启动 ADC SQR 扫描转换。
- 步骤 11. 等待 ADC_IFR.SQRIF 变为 1，读取 ADC_SQRRESULTx~ADC_SQRRESULT0 寄存器以获取相应通道的转换结果。
- 步骤 12. 如需对其它通道进行转换，重复执行步骤 7~步骤 11。
- 步骤 13. 设置 ADC_CR0.EN 为 0，关闭 ADC 模块。

18.4.2 通过外部触发启动 ADC SQR 扫描转换操作流程

操作步骤

- 步骤 1. 配置 PAADS 相应的位，将待转换的 ADC 通道配置为模拟端口。
- 步骤 2. 设置 PAADS[2]为 1，将 ADC 外部参考电压引脚配置为模拟端口。

说明

如果 ADC 参考电压不选择外部参考电压引脚，则可以略过本步骤。

- 步骤 3. 设置 ADC_CR0.EN 为 1，使能 ADC 模块。
- 步骤 4. 延迟 $T_{ADCSTART}$ 最大的时间（具体数值请参见《数据手册》“电气特性-工作条件-ADC 特性”章节描述），等待 ADC 模块启动完成。
- 步骤 5. 设置 ADC_CR0.IE 为 1，使能 ADC 中断。
- 步骤 6. 使能 NVIC 中断向量表中的 ADC 中断。
- 步骤 7. 配置 ADC_CR0.REF，选择 ADC 的参考电压。

- 步骤 8.** 配置 ADC_CR0.SAM 及 ADC_CR0.CLKDIV，设置 ADC 的转换速度。
- 步骤 9.** 配置 ADC_SQR0.CHxMUX，选择 SQR 扫描转换通道。
- 步骤 10.** 配置 ADC_SQR1.CNT，选择 SQR 扫描转换的总转换次数。
总转换次数需与步骤 9 中配置的转换通道数保持一致。
- 步骤 11.** 设置 ADC_ICR 为 0x0，清除 ADC 中断标志。
- 步骤 12.** 配置 ADC_EXTTRIGGER，选择外部触发条件。
- 步骤 13.** 当外部触发条件触发 ADC 完成转换时，ADC 模块会产生中断。用户可在 ADC 中断服务程序中读取 ADC_SQRRESULTx~ADC_SQRRESULT0 寄存器以获取相应通道的转换结果。
- 步骤 14.** 如需对其它通道进行转换，重复执行步骤 9~步骤 13。
- 步骤 15.** 设置 ADC_CR0.EN 为 0，关闭 ADC 模块。

18.5 寄存器

18.5.1 寄存器总表

基地址：0x40002400

表 18-3 模数转换器 (ADC) 寄存器偏移地址

偏移地址	寄存器	描述
0x004	ADC_CR0	ADC 基本配置寄存器 0
0x040	ADC_SQR0	ADC SQR 扫描转换通道配置寄存器 0
0x044	ADC_SQR1	ADC SQR 扫描转换通道配置寄存器 1
0x050	ADC_SQRRESULT0	ADC SQR 扫描转换通道 0 转换结果
0x054	ADC_SQRRESULT1	ADC SQR 扫描转换通道 1 转换结果
0x058	ADC_SQRRESULT2	ADC SQR 扫描转换通道 2 转换结果
0x05C	ADC_SQRRESULT3	ADC SQR 扫描转换通道 3 转换结果
0x0B0	ADC_IFR	ADC 中断标志寄存器
0x0B4	ADC_ICR	ADC 中断清除寄存器
0x0B8	ADC_EXTTRIGGER	ADC SQR 扫描转换外部中断触发源配置寄存器
0x0C4	ADC_SQRSTART	ADC SQR 扫描转换启动控制寄存器

18.5.2 ADC 基本配置寄存器 0 (ADC_CR0)

Offset	Bit Position																																
0x004	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reset	0x00042000																																
Name	Reserved												SAM		Reserved	IE	Reserved	IBSEL		Reserved	REF	Reserved								CLKDIV		Reserved	EN
Access													RW			RW		RW			RW									RW			RW

位/位域	标记	位名	功能描述	读写
31:21	Reserved	保留	-	-
20:17	SAM	ADC 采样周期选择	0b0000: 2 个 ADCCLK 0b0001: 3 个 ADCCLK 0b0010: 4 个 ADCCLK 0b0011: 6 个 ADCCLK 0b0100: 8 个 ADCCLK 0b0101: 10 个 ADCCLK 0b0110: 12 个 ADCCLK 0b0111: 16 个 ADCCLK 0b1000: 20 个 ADCCLK 0b1001: 28 个 ADCCLK 0b1010: 36 个 ADCCLK 0b1011: 48 个 ADCCLK 0b1100: 64 个 ADCCLK 0b1101: 72 个 ADCCLK 0b1110: 96 个 ADCCLK 0b1111: 127 个 ADCCLK	RW
16	Reserved	保留	-	-
15	IE	ADC 中断控制	0b0: 禁止 0b1: 使能	RW
14	Reserved	保留	-	-
13:12	IBSEL	IBAS 电流选择	0b0: lowest power consumption and speed 0b1: highest power consumption and speed	RW
11:10	Reserved	保留	-	-
9	REF	ADC 参考电压选择	0b0: 外部参考电压 EXVREF (PA02) 0b1: AVCC 电压	RW
8:4	Reserved	保留	-	-
3:2	CLKDIV	ADC 时钟选择	0b00: PCLK 时钟 0b01: PCLK 时钟 2 分频 0b10: PCLK 时钟 4 分频 0b11: PCLK 时钟 8 分频	RW

位/位域	标记	位名	功能描述	读写
3:2	CLKDIV	ADC 时钟选择	 说明 若当前系统总线时钟大于 32MHz，且内部 ADCCLK 希望使用更低频率，建议使用 IP 内部分频，而不使用 SYSCTRL 进行分频，避免不预期行为。	RW
1	Reserved	保留	-	-
0	EN	ADC 使能控制	● 0b0：禁止 ● 0b1：使能  说明 建议在 ADC 处于空闲状态下关闭以避免非预期行为。	RW

18.5.3 ADC SQR 扫描转换通道配置寄存器 0 (ADC_SQR0)

Offset	Bit Position																															
0x040	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved														CH3MUX		Reserved	CH2MUX		Reserved	CH1MUX		Reserved	CH0MUX								
Access															RW			RW			RW			RW								

位/位域	标记	位名	功能描述	读写
31:19	Reserved	保留	-	-
18:15	CH3MUX	SQR 扫描转换通道 3 选择	设置请参见 CH0MUX	RW
14	Reserved	保留	-	-
13:10	CH2MUX	SQR 扫描转换通道 2 选择	设置请参见 CH0MUX	RW
9	Reserved	保留	-	-
8:5	CH1MUX	SQR 扫描转换通道 1 选择	设置请参见 CH0MUX	RW
4	Reserved	保留	-	-
3:0	CH0MUX	SQR 扫描转换通道 0 选择	0b0000: AIN0 (PA00) 0b0001: AIN1 (PA02) 0b0010: AIN2 (PA03) 0b0011: AIN3 (PA05) 0b0100: AIN4 (PA09) 0b0101: AIN5 (PA10) 0b0110: AIN6 (PA11) 0b0111: AIN7 (PA12) 0b1000: VDD 0b1001: AVCC/3 - 其他: Reserved	RW

18.5.4 ADC SQR 扫描转换通道配置寄存器 1 (ADC_SQR1)

Offset	Bit Position																															
0x044	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																														CNT	
Access																															RW	

位/位域	标记	位名	功能描述	读写
31:2	Reserved	保留	-	-
1:0	CNT	SQR 扫描转换次数	实际转换次数为 CNT+1，最大有效配置为 4 次 依次转换 SQR 扫描的 CHxMUX~CH0MUX 选择的通道 (x=CNT)	RW

18.5.5 ADC SQR 扫描转换通道 x 转换结果 (ADC_SQRRESULTx) (x = 0~3)

偏移地址 (Offset) : 0x050 (SQRRESULT0) , 0x054 (SQRRESULT1) , 0x058 (SQRRESULT2) , 0x05C (SQRRESULT3)

Offset	Bit Position																															
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																RO RESULT															
Access																	RO RESULT															

位/位域	标记	位名	功能描述	读写
31:12	Reserved	保留	-	-
11:0	RESULT	ADC SQR 扫描转换通道 x 转换结果	-	RO

18.5.6 ADC 中断标志寄存器 (ADC_IFR)

Offset	Bit Position																															
0x0B0	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																															RO SQRIF
Access																																RO

位/位域	标记	位名	功能描述	读写
31:1	Reserved	保留	-	-
0	SQRIF	ADC SQR 扫描转换完成标志	0b0: 转换未完成 0b1: 转换完成	RO

18.5.7 ADC 中断清除寄存器 (ADC_ICR)

Offset	Bit Position																															
0x0B4	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000001																															
Name	Reserved																															SQRIC
Access																																WO

位/位域	标记	位名	功能描述	读写
31:1	Reserved	保留	-	-
0	SQRIC	ADC SQR 扫描转换完成标志清除	写 0 清除标志，写 1 无效；读出恒为 1	WO

18.5.8 ADC SQR 扫描转换外部中断触发源配置寄存器 (ADC_EXTTRIGGER)

Offset	Bit Position																															
0x0B8	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																EXT_TRIG_EN															
Access																	RW															

位/位域	标记	位名	功能描述	读写
31:4	Reserved	保留	-	-
3:0	EXT_TRIG_EN	外部中断触发源选择	0b0001: CTIM0_TRADC 0b0010: CTIM1_TRADC 0b0011: ATIM3_TRADC 0b0100: CTRIM_TOG 0b0101: LPUART0_INTR 0b0110: VCO_INTR 0b0111: PA03_INTR 0b1000: PA07_INTR - 其他: 无任何选中	RW

 说明

- ATIM3 触发 ADC 自动转换不需要使能相应中断，配置 TIM 的相应的触发使能寄存器即可，具体操作请参见《高级定时器 (ATIM3)》的“[功能说明-Timer 触发 ADC](#)”章节。
- 除 ATIM3、CTIM0/1 和 CTRIM 外，其他外设触发 ADC 使用的是各中断标志位的上升沿。如果需要重复触发，需要清除中断标志。如果不需要进入中断服务程序，请不要使能 NVIC 的中断使能。

18.5.9 ADC SQR 扫描转换启动控制寄存器 (ADC_SQRSTART)

Offset	Bit Position																															
0x0C4	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																															START
Access																																RW

位/位域	标记	位名	功能描述	读写
31:1	Reserved	保留	-	-
0	START	ADC SQR 扫描转换启动控制	写 1 启动 ADC SQR 扫描转换，禁止写 0；SQR 扫描完成后硬件自动清 0 读取： ● 0b0：ADC 处于空闲状态 ● 0b1：SQR 转换中  说明 ● START 为 1 时，写 1 无效。 ● ADC 空闲状态下，写 1 有效。	RW

19 模拟电压比较器 (VC)

19.1 简介

模拟电压比较器 VC 用于比较两个输入模拟电压的大小，并根据比较结果输出高/低电平。

- 当“+”输入端电压高于“-”输入端电压时，电压比较器输出为高电平；
- 当“+”输入端电压低于“-”输入端电压时，电压比较器输出为低电平。

19.2 主要特性

- 支持 64 阶分压基准
- 支持 4 个外部输入和 2 个片内输入信号
- 支持 2 种输出极性
- 支持窗口比较功能
- 多种滤波时间配置，有效增强芯片的抗干扰能力
- 支持 3 种中断触发方式：高电平/上升沿/下降沿
- 电压比较器的输出可以作为定时器的输入
- 支持在 DeepSleep 模式下工作

19.3 功能说明

19.3.1 功能框图




图 19-1 VC 功能框图

19.3.2 建立/响应时间

当使用电压比较器时，从 VC 使能或者 VC 的两端输入电压变化到输出正确的结果的时间由 VCx_CR0.BIAS 位决定，电流越大 VC 响应越快，具体时间请参见《数据手册》“电气特性-工作条件-VC 特性”章节描述。


19.3.3 数字滤波

在电压比较器固有的建立/响应时间之外，用户可以设置更长的滤波时间来过滤掉系统噪声，比如马达停止时的大电流噪声。


从寄存器 VCx_SR[1]可以读出数字滤波后的信号电平；当 GPIO 功能配置为 VCx_OUT 时，数字滤波后的信号可以从 GPIO 输出以方便测量。

使能数字滤波模块，选择滤波时间为 2 个滤波时钟周期，滤波示意图如下所示：


普通滤波模式



滤峰模式



滤谷模式



滤刺模式




图 19-2 VC 滤波响应时间

19.3.4 迟滞功能

电压比较器可以选择迟滞功能，迟滞功能使能后的图示如下：




图 19-3 VC 迟滞功能

19.3.5 比较结果极性配置

当配置 VCx_CR2.POL 为 0 时，VCx_OUTA 与 VCx_OUTP 电平相同。

当配置 VCx_CR2.POL 为 1 时，VCx_OUTA 与 VCx_OUTP 电平相反。

19.3.6 窗口比较功能

当配置 VCx_CR2.WINDOW 为 0 时，VCx_OUTW 信号与 VCx_OUTP 信号相同。

当配置 VCx_CR2.WINDOW 为 1 时，VCx_OUTW 信号为 VC0_OUTP 与 VC1_OUTP 的异或值。

19.3.7 空白窗口

定时器 ATIM3 输出的 PWM 信号可以作为空白窗口信号对比较器的输出进行控制，配置 VCx_CR2.BLANK 开启空白窗口功能或选择相应 PWM 空白窗口信号。

空白窗口的目的是防止 PWM 周期开始时，出现的电流毛刺导致 VC 比较结果异常。空白窗口功能示意图如下：




图 19-4 VC 空白窗口

19.4 寄存器

19.4.1 寄存器总表

基地址：0x40002800

表 19-1 模拟电压比较器 (VC) 寄存器偏移地址

偏移地址	寄存器	描述
0x00	VC0_CR0	VC0 控制寄存器 0
0x04	VC0_CR1	VC0 控制寄存器 1
0x08	VC0_CR2	VC0 控制寄存器 2
0x0C	VC0_SR	VC0 状态寄存器
0x10	VC1_CR0	VC1 控制寄存器 0
0x14	VC1_CR1	VC1 控制寄存器 1
0x18	VC1_CR2	VC1 控制寄存器 2
0x1C	VC1_SR	VC1 状态寄存器

19.4.2 控制寄存器 0 (VCx_CR0) (x=0~1)

偏移地址 (Offset) : 0x00 (VC0_CR0) , 0x10 (VC1_CR0)

Offset	Bit Position																															
'	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000020																															
Name	Reserved																HYS		BIAS		Reserved	DIVEN		DIV								
Access																	RW		RW			RW		RW								

位/位域	标记	位名	功能描述	读写
31:12	Reserved	保留	-	-
11:10	HYS	迟滞功能配置	0b00: 无迟滞 0b01: 迟滞电压约 10mV 0b10: 迟滞电压约 20mV 0b11: 迟滞电压约 30mV	RW
9:8	BIAS	功耗选择	0b00: 低功耗档 0b01: 中低功耗档 0b10: 中功耗档 0b11: 高功耗档  说明 功耗档位越大, 响应速度越快。具体档位的电流规格请参见《数据手册》“电气特性-VC 特性”章节。 选择 0b10 和 0b11 时, BGR 自动打开。	RW
7	Reserved	保留	-	-
6	DIVEN	电阻分压电路使能控制	0b0: 禁止 0b1: 使能  说明 VC0/VC1 共用该位设置。	RW
5:0	DIV	电阻分压电路输出电压配置	0b000000: 1/64 Vref 0b000001: 2/64 Vref ... 0b111110: 63/64 Vref 0b111111: 64/64 Vref  说明 VC0/VC1 共用该位设置, Vref 来源为 AVCC。	RW

 说明

在使能 VC 的情况下, 如果对上表中的 VC 的控制寄存器作修改, 需要等待 T_{setup} 时间 VC 才能正常工作, T_{setup} 的数值详见《数据手册》。

19.4.3 控制寄存器 1 (VCx_CR1) (x=0~1)

偏移地址 (Offset) : 0x04 (VC0_CR1) , 0x14 (VC1_CR1)

Offset	Bit Position																																					
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
Reset	0x000000FF																																					
Name	Reserved												FLT_MODE		FLTCLK		EN		IE		LEVEL		RISING		FALLING		FLTTIME				NSEL				PSEL			
Access													RW		RW		RW		RW		RW		RW		RW		RW				RW				RW			

位/位域	标记	位名	功能描述	读写
31:20	Reserved	保留	-	-
19:18	FLT_MODE	滤波器模式选择	0b00: 普通滤波模式, 滤波器输入翻转后, 需要保持一定时间, 滤波器输出才会翻转 0b01: 滤峰模式, 滤波器输入置逻辑 1 后, 需要保持一定时间, 滤波输出才会置逻辑 1; 而滤波器输入置 0, 滤波器输出会立即置 0, 这个模式的目的是滤除不够长的输入波峰 0b10: 滤谷模式, 滤波器输入置逻辑 0 后, 需要保持一定时间, 滤波输出才会置逻辑 0; 而滤波器输入置 1, 滤波器输出会立即置 1, 这个模式的目的是滤除不够长的输入波谷 0b11: 滤刺模式, 滤波器输入翻转后, 输出也会立即翻转, 之后会在一定时间内无视滤波器的输入。在这个模式下, 滤波器输出会紧随输入, 同时会避免输出信号出现毛刺	RW
17	FLTCLK	滤波时钟选择	0b0: 内置 RC 振荡器, 频率约 256kHz 0b1: PCLK	RW
16	EN	使能控制	0b0: 禁止 0b1: 使能	RWs
15	IE	中断使能控制	0b0: 禁止 0b1: 使能	RW
14	LEVEL	滤波信号高电平触发中断使能控制	0b0: 禁止 0b1: 使能	RW
13	RISING	滤波信号上升沿触发中断使能控制	0b0: 禁止 0b1: 使能	RW
12	FALLING	滤波信号下降沿触发中断使能控制	0b0: 禁止 0b1: 使能	RW
11:8	FLTTIME	滤波时间配置	N 表示滤波时钟周期数 0x0: 数字滤波无效 0x1: N = 2 0x2: N = 4 0x3: N = 8 0x4: N = 16	RW

位/位域	标记	位名	功能描述	读写
11:8	FLTTIME	滤波时间配置	● 0x5: N = 32 ● 0x6: N = 64 ● 0x7: N = 128 ● 0x8: N = 256 ● 0x9: N = 512 ● 0xA: N = 1024 ● 0xB: N = 2048 ● 其他: N = 4096	RW
7:4	NSEL	电压比较器负端输入信号选择	● 0b0000: VCx_INN0 (x=0, PA00; x=1, PA01) ● 0b0001: VCx_INN1 (x=0, PA02; x=1, PA03) ● 0b0010: VCx_INN2 (x=0, PA08; x=1, PA10) ● 0b0011: VCx_INN3 (x=0, PA15; x=1, PA12) ● 0b0100: VCx_INN4 (内置电阻分压输出电压) ● 0b0101: VCx_INN5 (内核电压) ● 其他: Reserved	RW
3:0	PSEL	电压比较器正端输入信号选择	● 0b0000: VCx_INP0 (x=0, PA00; x=1, PA01) ● 0b0001: VCx_INP1 (x=0, PA02; x=1, PA03) ● 0b0010: VCx_INP2 (x=0, PA08; x=1, PA10) ● 0b0011: VCx_INP3 (x=0, PA15; x=1, PA12) ● 0b0100: VCx_INP4 (内置电阻分压输出电压) ● 0b0101: VCx_INP5 (内核电压) ● 其他: Reserved	RW



说明

在使能 VC 的情况下，如果对 NSEL/PSEL 作修改，需要等待 T_{setup} 时间 VC 才能正常工作， T_{setup} 的数值详见《数据手册》。

19.4.4 控制寄存器 2 (VCx_CR2) (x=0~1)

偏移地址 (Offset) : 0x08 (VC0_CR2) , 0x18 (VC1_CR2)

Offset	Bit Position																															
'	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																				BLANK		Reserved	WINDOW	ATIMBK	ATIM3CLR	Reserved		POL			
Access																					RW			RW	RW	RW						

位/位域	标记	位名	功能描述	读写
31:11	Reserved	保留	-	-
10:8	BLANK	VCx 空白窗口源选择	0b000: 无空白窗口 0bxx1: ATIM3 OCREF0B 0bx1x: ATIM3 OCREF1B 0b1xx: ATIM3 OCREF2B	RW
7	Reserved	保留	读出为 0, 写入时必须写 0	-
6	WINDOW	窗口比较功能配置	0b0: 禁止 0b1: 使能	RW
5	ATIMBK	VCx 滤波后信号输出到 ATIM3 刹车使能控制	0b0: 禁止 0b1: 使能	RW
4	ATIM3CLR	VCx 滤波后信号输出到 ATIM3 REFCLR 使能控制	0b0: 禁止 0b1: 使能	RW
3:1	Reserved	保留	-	-
0	POL	VCx_OUTP 信号极性配置	0b0: 正端大于负端时 VCx_OUTP 高 0b1: 正端大于负端时 VCx_OUTP 低	RW

19.4.5 状态寄存器 (VCx_SR) (x=0~1)

偏移地址 (Offset) : 0x0C (VC0_SR) , 0x1C (VC1_SR)

Offset	Bit Position																															
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																														RO	FLTV
Access																															RW	INTF

位/位域	标记	位名	功能描述	读写
31:2	Reserved	保留	-	-
1	FLTV	滤波后的信号电平	● 0b0: 低电平 ● 0b1: 高电平	RO
0	INTF	中断标志	写 0 清除标志, 写 1 无效 读取: ● 0b0: 未发生中断 ● 0b1: 已发生中断	RW

20 低电压检测器 (LVD)

20.1 简介

LVD 可用于监测 VCC 及芯片管脚的电压。当被监测电压与 LVD 阈值的比较结果满足触发条件时，LVD 会产生中断或复位信号，用户可根据该信号执行一些紧急任务。

20.2 主要特性

- 3 路监测源，AVCC、PA03、PA10
- 16 阶阈值电压，1.8~4.8V 可选
- 8 种触发条件，高电平、上升沿、下降沿组合
- 2 种触发结果，复位、中断
- 12 阶滤波配置，防止误触发
- 具备迟滞功能，强力抗干扰

20.3 功能说明

20.3.1 LVD 框图




图 20-1 LVD 框图


20.3.2 数字滤波

如果芯片的工作环境恶劣，迟滞比较器的输出会出现噪声信号。使能数字滤波模块，则迟滞比较器的输出波形中脉宽小于 LVD_CR.DEBOUNCE_TIME 的噪声信号都可以被滤除。禁止数字滤波模块，则数字滤波模块的输入输出信号相同。数字滤波模块所使用的滤波时钟为振荡频率约 256kHz 的内置 RC 振荡器。


从寄存器 LVD_SR[1] 可以读出数字滤波后的信号电平；当 GPIO 功能配置为 LVD_OUT 时，数字滤波后的信号可以从 GPIO 输出以方便测量。

使能数字滤波模块，选择滤波时间为 2 个滤波时钟周期，滤波示意如下所示：


普通滤波模式



滤峰模式



滤谷模式



滤刺模式




图 20-2 LVD 滤波输出

20.3.3 迟滞功能

LVD 内置的电压比较器具有迟滞功能，可以增强芯片的抗干扰能力。LVD 的输出信号会等到输入信号相较阈值电压高于或低于迟滞电压/2 后才发生翻转，其输入输出信号示意如下：




图 20-3 LVD 迟滞响应

20.4 操作示例

20.4.1 LVD 配置为低电压复位

背景信息

在本模式下，监测电压低于阈值电压时复位 MCU。

操作步骤

- 步骤 1. 配置 LVD_CR.SOURCE，选择待监测的电压来源。
- 步骤 2. 配置 LVD_CR.VTDS，选择 LVD 的阈值电压。
- 步骤 3. 配置 LVD_CR.DEBOUNCE_TIME，选择 LVD 滤波时间。
- 步骤 4. 配置 LVD_CR.FLT_MODE，选择滤波方式。
- 步骤 5. 设置 LVD_CR.HTEN 为 1，选择高电平触发 LVD 动作。
- 步骤 6. 设置 LVD_CR.ACT 为 1，选择 LVD 动作为复位。
- 步骤 7. 设置 LVD_CR.EN 为 1，使能 LVD。

20.4.2 LVD 配置为电压变化中断

背景信息

在本模式下，监测电压高于或低于阈值电压时产生中断。

操作步骤

- 步骤 1. 配置 LVD_CR.SOURCE，选择待监测的电压来源。
- 步骤 2. 配置 LVD_CR.VTDS，选择 LVD 的阈值电压。
- 步骤 3. 配置 LVD_CR.DEBOUNCE_TIME，选择 LVD 滤波时间。
- 步骤 4. 配置 LVD_CR.FLT_MODE，选择滤波方式。
- 步骤 5. 设置 LVD_CR.RTEN 和 LVD_CR.FTEN 为 1，选择电平变化触发 LVD 动作。
- 步骤 6. 设置 LVD_CR.ACT 为 0，选择 LVD 动作为中断。
- 步骤 7. 设置 LVD_CR.IE 为 1，使能 LVD 中断。
- 步骤 8. 使能 NVIC 中断向量表中的 LVD 中断。
- 步骤 9. 设置 LVD_CR.EN 为 1，使能 LVD。
- 步骤 10. 在 LVD 的中断服务程序中执行用户需要进行的操作；退出中断服务程序前向 LVD_SR 写入 0x00 以清除中断标志。

20.5 寄存器

20.5.1 寄存器总表

基地址：0x40002C00

表 20-1 低电压检测器 (LVD) 寄存器偏移地址

偏移地址	寄存器	描述
0x000	LVD_CR	LVD 配置寄存器
0x004	LVD_SR	LVD 中断标志寄存器

20.5.2 LVD 配置寄存器 (LVD_CR)

Offset	Bit Position																																													
0x000	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0														
Reset	0x00000000																																													
Name	Reserved														FLT_MODE		Reserved		IE		HTEN		RTEN		FTEN		DEBOUNCE_TIME				VTDS				SOURCE		ACT		EN							
Access															RW				RW		RW		RW		RW		RW										RW		RW		RW		RW		RW	

位/位域	标记	位名	功能描述	读写
31:19	Reserved	保留	-	-
18:17	FLT_MODE	滤波器模式选择	0b00: 普通滤波模式, 滤波器输入翻转后, 需要保持一定时间, 滤波器输出才会翻转 0b01: 滤峰模式, 滤波器输入置逻辑 1 后, 需要保持一定时间, 滤波输出才会置逻辑 1; 而滤波器输入置 0, 滤波器输出会立即置 0, 这个模式的目的是滤除不够长的输入波峰 0b10: 滤谷模式, 滤波器输入置逻辑 0 后, 需要保持一定时间, 滤波输出才会置逻辑 0; 而滤波器输入置 1, 滤波器输出会立即置 1, 这个模式的目的是滤除不够长的输入波谷 0b11: 滤刺模式, 滤波器输入翻转后, 输出也会立即翻转, 之后会在一定时间内无视滤波器的输入。在这个模式下, 滤波器输出会紧随输入, 同时会避免输出信号出现毛刺	RW
16	Reserved	保留	-	-
15	IE	LVD 中断使能	0b0: 禁止 0b1: 使能	RW
14	HTEN	高电平触发使能	被监测电压低于阈值电压 0b0: 禁止 0b1: 使能	RW
13	RTEN	上升沿触发使能	被监测电压从高于阈值电压变为低于阈值电压 0b0: 禁止 0b1: 使能	RW
12	FTEN	下降沿触发使能	被监测电压从低于阈值电压变为高于阈值电压 0b0: 禁止 0b1: 使能	RW
11:8	DEBOUNCE_TIME	数字滤波时间配置	N 表示滤波时钟周期数 0x0: 数字滤波无效 0x1: N = 2 0x2: N = 4 0x3: N = 8 0x4: N = 16 0x5: N = 32	RW

位/位域	标记	位名	功能描述	读写
11:8	DEBOUNCE_TIME	数字滤波时间配置	● 0x6: N = 64 ● 0x7: N = 128 ● 0x8: N = 256 ● 0x9: N = 512 ● 0xA: N = 1024 ● 0xB: N = 2048 ● 其他: N = 4096	RW
7:4	VTDS	LVD 阈值电压选择	● 0b0000: 1.8V ● 0b0001: 2.0V ● 0b0010: 2.2V ● 0b0011: 2.4V ● 0b0100: 2.6V ● 0b0101: 2.8V ● 0b0110: 3.0V ● 0b0111: 3.2V ● 0b1000: 3.4V ● 0b1001: 3.6V ● 0b1010: 3.8V ● 0b1011: 4.0V ● 0b1100: 4.2V ● 0b1101: 4.4V ● 0b1110: 4.6V ● 0b1111: 4.8V	RW
3:2	SOURCE	LVD 监测来源选择	● 0b00: AVCC 电源电压 ● 0b01: PA03 端口输入电压 ● 0b10: PA10 端口输入电压 ● 0b11: AVCC 电源电压	RW
1	ACT	LVD 触发动作选择	● 0b0: NVIC 中断 ● 0b1: 系统复位	RW
0	EN	LVD 使能控制	● 0b0: 禁止 ● 0b1: 使能	RW

20.5.3 LVD 中断寄存器 (LVD_SR)

Offset	Bit Position																															
0x004	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0x00000000																															
Name	Reserved																														FLTV	INTF
Access																															RO	RW

位/位域	标记	位名	功能描述	读写
31:2	Reserved	保留	-	-
1	FLTV	数字滤波器输出的电平值	0b0: 数字滤波器输出低电平 0b1: 数字滤波器输出高电平	RO
0	INTF	LVD 中断标志	写 0 清除中断标志，写 1 对该位的值无影响 读取： 0b0: 未发生中断 0b1: 发生中断	RW

21 SWD 调试接口

21.1 简介

本系列产品使用 ARM Cortex-M0+ 内核，该处理器内核具有硬件调试模块 SWD，支持复杂的调试操作。硬件调试模块允许内核在取指（指令断点）或访问数据（数据断点）时停止。内核停止时，内核的内部状态和系统的外部状态都可以在 IDE 中进行查询。完成查询后，内核和外设可以被复原，程序将继续执行。当本系列产品微控制器连接到调试器并开始调试时，调试器将使用内核的硬件调试模块进行调试操作。



说明

SWD 能把 DeepSleep 唤醒，请注意不要以 SWD 接口断开作为 DeepSleep 的状态。

21.2 功能说明

21.2.1 SWD 调试附加功能

本产品使用了 ARM Cortex-M0+ 内核，包含用于高级调试功能的硬件扩展，因此本产品所拥有的调试功能与 Cortex-M0+ 一致。调试扩展允许内核可以在取指（指令断点）或取访问数据（数据断点）时停止内核。内核停止时，可以查询内核的内部状态和系统的外部状态。查询完成后，将恢复内核和系统并恢复程序执行。当调试主机与 MCU 相连并进行调试时，将使用调试功能。




图 21-1 调试支持框图

Cortex-M0+ 内核中内置的调试功能是 ARM® CoreSight 设计套件的一部分。

ARM® Cortex-M0+ 内核提供集成片上调试支持，包括：

- SW-DP：串行线
- BPU：断点单元
- DWT：数据观察点触发



说明

有关 ARM® Cortex-M0+ 内核支持的调试功能的详细信息，请参见《Cortex-M0+ 技术参考手册》。

21.2.2 ARM® 参考文档

- Cortex-M0+ 技术参考手册（TRM）
可从 developer.arm.com 获取。
- ARM® 调试接口 V5
- ARM® CoreSight 设计套件版本 r1p1 技术参考手册
- ARMv6-M Architecture Reference Manual

21.2.3 调试端口引脚

SWD 端口引脚

本系列的 SWD 接口，需要用到 2 个引脚，如下表所示。

SWD 端口名称	调试功能	引脚分配
SWCLK	串行时钟	PA14
SWDIO	串行数据输入/输出	PA13

SW-DP 引脚分配

如果烧录程序时使能了【加密芯片】选项，则上电后 SWD 调试功能被禁止。如果烧录程序时没有使能【加密芯片】选项，则上电后 PA13/PA14 引脚均被初始化为可被调试器使用的专用引脚。用户可设置 SYSCTRL1.SWD_USE_IO 寄存器来禁止 SWD 引脚的调试功能，SWD 引脚将被释放以用作普通 GPIO。SWD 引脚的配置与功能小结如下表所示：

【加密芯片】选项	SWD_USE_IO 配置	PA13/PA14 功能
加密	0	-
加密	1	GPIO
不加密	0	SWD
不加密	1	GPIO

SWD 引脚上的内部上拉

用户软件释放 SW I/O 后，GPIO 控制器便会控制这些引脚。GPIO 控制寄存器的复位状态会将 I/O 置于等效的状态：

- SWDIO：输入上拉
- SWCLK：输入上拉

由于内置上拉和下拉电阻，因此无需添加外部电阻。

21.2.4 SWD 端口

21.2.4.1 SWD 协议简介

此同步串行协议使用两个引脚：

- SWCLK：从主机到目标的时钟
- SWDIO：双向

利用该协议，可以同时读取和写入两组寄存器组（DPACC 寄存器组和 APACC 寄存器组）。传输数据时，LSB 在前。

对于 SWDIO 双向管理，必须在电路板上对线路进行上拉（ARM®建议采用 100k）。这些上拉电阻可在内部配置，无需外部上拉电阻。

每次在协议中更改 SWDIO 的方向时，都会插入转换时间，此时线路即不受主机驱动也不受目标驱动。默认情况下，此转换时间为一位时间，但可以通过配置 SWCLK 频率来调整。

21.2.4.2 SWD 协议序列

每个序列包括三个阶段：

1. 主机发送的数据包请求（8 位）
2. 目标发送的确认响应（3 位）
3. 主机或目标发送的数据传输阶段（33 位）

表 21-3 主机发送的数据包请求

位	名称	说明
0	启动	必须为 0b1
1	APnDP	● 0b0：DP 访问 ● 0b1：AP 访问
2	RnW	● 0b0：写请求 ● 0b1：读请求
4:3	A[3:2]	DP 或 AP 寄存器的地址字段
5	奇偶校验	前面几位的单位奇偶校验
6	停止	0b0
7	驻留	不受主机驱动。由于存在上拉，因此必须由目标读为 0b1

有关 DPACC 和 APACC 寄存器的详细说明，请参见《Cortex-M0+ 技术参考手册》。

数据包请求后面始终为转换时间（默认 1 位），此时主机和目标都不会驱动。

表 21-4 目标发送的确认响应

位	名称	说明
2:0	ACK	● 0b001：FAULT ● 0b010：WAIT ● 0b100：OK

仅当发生 READ 事务或者接收到 WAIT 或 FAULT 确认时，ACK 响应后才必须是转换时间。

表 21-5 主机或目标发送的数据传输

位	名称	说明
31:0	WDATA 或 RDATA	写入或读取数据
32	奇偶校验	32 个数据位的单奇偶校验

仅当发生 READ 事务时，DATA 传输后才必须是转换时间。

21.2.4.3 SW-DP 状态机（复位、空闲状态、ID 代码）

SW-DP 的状态机有一个用于标识 SW-DP 的内部 ID 代码，该代码符合 JEP-106 标准，此 ID 代码是默认的 ARM® 代码，设置为 **0x0BB11477**（相当于 Cortex®-M0+）。

 **说明**

在目标读取此 ID 代码前，SW-DP 状态机是不工作的。

- 在上电复位后或者线路处于高电平超过 50 个周期后，SW-DP 状态机处于复位状态。
- 如果在复位状态后线路处于低电平至少两个周期，SW-DP 状态机处于空闲状态。
- 复位状态后，该状态机必须首先进入空闲状态，然后对 DP-SW ID CODE 寄存器执行读访问。否则，目标将在另一个事务上发出 FAULT 确认响应。

有关 SW-DP 状态机的更多详细信息，请参见《Cortex-M0+技术参考手册》和《ARM® CoreSight 设计套件版本 r1p1 技术参考手册》。

21.2.4.4 DP 和 AP 读/写访问

- 不延迟对 DP 的读访问：可以立即发送目标响应（如果 ACK=OK），也可以延迟发送目标响应（如果 ACK=WAIT）。
- 延迟对 AP 的读访问。这意味着会在下次传输时返回访问结果。如果要执行的下次访问不是 AP 访问，则必须读取 DP-RDBUFF 寄存器来获取结果。
- 每次进行 AP 读访问或 RDBUFF 读请求时都会更新 DP-CTRL/STAT 寄存器的 READOK 标志，以便了解 AP 读访问是否成功。
- SW-DP 有写缓冲区（用于 DP 或 AP 写入），这样即使在其它操作仍未完成时，也可以接受写入操作。如果写缓冲区已满，则目标确认响应为 WAIT。但 IDCODE 读取、CTRL/STAT 读取或 ABORT 写入除外，这几项操作在写缓冲区已满时也会被接受。
- 由于存在异步时钟域 SWCLK 和 HCLK，因此写操作后（奇偶校验位后）还需要两个额外的 SWCLK 周期，以使写入操作在内部生效。应在将线路驱动为低电平时（空闲状态）应用这些周期。

在写 CTRL/STAT 寄存器以提出一个上电请求时，这一点特别重要。否则下一个操作（在内核上电后才有效的操作）会立即执行，这将导致失败。

21.2.4.5 SW-DP 寄存器

当 APnDP=0 时能够访问这些寄存器：

A[3:2]	RW	SELECT 寄存器的 CTRLSEL 位	寄存器	说明
0b00	读取	-	IDCODE	制造商代码设置为 Cortex®-M0+ 的默认 ARM® 代码。 0x0BB11477 （标识 SW-DP）
0b00	写	-	ABORT	-

A[3:2]	RW	SELECT 寄存器的 CTRLSEL 位	寄存器	说明
0b01	读/写	0	DP-CTRL/STAT	目的： ● 请求系统或调试上电 ● 配置 AP 访问的传输操作 ● 控制比较和验证操作 ● 读取一些状态标志（上溢和上电确认）
0b01	读/写	1	WIRE CONTROL	用于配置物理串行端口协议（如转换时间的持续时间）
0b10	读取	-	READ RESEND	允许从已损坏的调试软件传输中恢复读取数据，无需重复执行原始 AP 传输。
0b10	写	-	SELECT	用于选择当前访问端口和活动的 4 字寄存器窗口
0b11	读/写	-	READ BUFFER	由于已发出 AP 访问，因此该读缓冲区非常有用（在执行下个 AP 事务时提供读取 AP 请求的结果）。 此读取缓冲区捕获 AP 中的数据，显示为前一次读取的结果，无需启动新操作。

21.2.4.6 SW-AP 寄存器

当 APnDP=1 时能够访问这些寄存器：

有多个 AP 寄存器，这些寄存器按以下组合进行寻址：

- 移位值 A[3:2]
- DP SELECT 寄存器的当前值

地址	A[3:2]值	说明
0x0	0b00	Reserved，必须保持复位值。
0x4	0b01	DP CTRL/STAT 寄存器。用于： ● 请求系统或调试上电 ● 配置 AP 访问的传输操作 ● 控制比较和验证操作 ● 读取一些状态标志（上溢和上电确认）
0x8	0b10	DP SELECT 寄存器：用于选择当前访问端口和活动的 4 字寄存器窗口。 ● Bit[31:24]：APSEL，选择当前 AP(select the current AP) ● Bit[23:8]：Reserved ● Bit[7:4]：APBANKSEL，在当前 AP 上选择活动的 4 字寄存器窗口 ● Bit[3:0]：Reserved

地址	A[3:2]值	说明
0xC	0b11	DP RDBUFF 寄存器：用于通过调试器在执行一系列操作后获取最后结果（无需请求新的 JTAG-DP 操作）

21.2.5 内核调试

通过内核调试寄存器调试内核。通过调试访问端口调试访问这些寄存器。它由四个寄存器组成：

寄存器	说明
DHCSR	32 位调试停止控制和状态寄存器 此寄存器提供有关处理器状态的信息，能够使内核进入调试停止状态并提供处理器步进功能。
DCRSR	17 位调试内核寄存器选择器寄存器 此寄存器选择需要进行读写操作的处理器寄存器。
DCRDR	32 位调试内核寄存器数据寄存器 此寄存器保存在寄存器与 DCRSR（选择器）寄存器选择的处理器之间读取和写入的数据。
DEMCR	32 位调试异常和监视控制寄存器 此寄存器提供向量捕获和调试监视控制。

这些寄存器在系统复位时不复位。它们只能通过上电复位来复位。有关更多详细信息，请参见《Cortex-M0+ 技术参考手册》。

为了在复位后立即使内核进入调试停止状态，必须：

- 使能调试和异常监视控制寄存器的位 0（VC_CORRESET）
- 使能调试停止控制和状态寄存器的位 0（C_DEBUGEN）

21.2.6 BPU（断点单元）

Cortex-M0+ BPU 实现提供四个断点寄存器。

处理器断点实现了基于 PC 的断点功能。

有关 BPU CoreSight 标识寄存器及其地址和访问类型的更多信息，请参见《ARMv6-M Architecture Reference Manual》和《ARM® CoreSight 组件技术参考手册》。

21.2.7 DWT（数据观察点）

Cortex-M0+ DWT 实现提供了一个观察点寄存器组。

DWT 功能

处理器观察点实现了数据地址和基于 PC 的观察点功能（即 PC 采样寄存器），并支持比较器地址掩码，详细描述请参见《ARMv6-M Architecture Reference Manual》。

DWT 程序计数器采样寄存器

实现数据观察点单元的处理器还实现了 ARMv6-M 可选 DWT 程序计数器采样寄存器（DWT_PCSR）。此寄存器允许调试程序定期采样 PC，无需停止处理器，可提供粗略分析。详细描述请参见《ARMv6-M Architecture Reference Manual》。

Cortex-M0+ DWT_PCSR 记录通过条件代码和指令以及未通过条件代码的指令。

21.2.8 MCU 调试组件 (DBG)

MCU 调试组件帮助调试器为以下各项提供支持：

- 低功耗模式
- 断点期间的定时器、看门狗的时钟控制

对低功耗模式的调试支持

要进入低功耗模式，必须执行指令 WFI 或 WFE。

MCU 支持多个低功耗模式，这些模式可以禁止 CPU 时钟或降低 CPU 功耗。

内核不允许在调试会话期间关闭 FCLK 或 HCLK。由于调试期间需要使用它们进行调试连接，因此其必须保持激活状态。MCU 集成了特殊方法，允许用户在低功耗模式下调试软件。

对定时器、看门狗的调试支持

断点期间，必须选择定时器和看门狗的计数器的行为方式：

- 在产生断点时，计数器继续计数。用于 PWM 控制电机时需要使用这种方式。
- 在产生断点时，计数器停止计数。用于看门狗时需要使用这种方式。

22 器件电子签名

22.1 简介

电子签名存放在闪存存储器模块的系统存储区域，可以通过 SWD 或者 CPU 读取。它包含的芯片识别信息在出厂时编写，用户固件或者外部设备可以读取电子签名，用以自动匹配不同配置的微控制器。

22.2 功能说明

22.2.1 产品唯一身份标识 (UID)

唯一身份标识符典型应用场景：

- 用作序列号
- 在对内部 Flash 进行编程前将 UID 与软件加密原语和协议结合使用时用作安全密钥以提高 Flash 中代码的安全性
- 激活安全自举过程等

80 位的唯一设备标识符提供了一个对于任何设备和任何上下文都唯一的参考号码。用户永远不能改变这些位。80 位的唯一设备标识符也可以以单字节/半字/字等不同方式读取，然后使用自定义算法连接起来。

22.3 寄存器

22.3.1 产品唯一身份标识（UID）寄存器（80 位）

基地址：0x00100830

Offset	Description	UID Bits (80bits)							
		7	6	5	4	3	2	1	0
0	Y Coordinate on the wafer	UID[7:0]							
1	X Coordinate on the wafer	UID[15:8]							
2	Wafer Number	UID[23:16]							
3	Lot Number	UID[31:24]							
4		UID[39:32]							
5		UID[47:40]							
6		UID[55:48]							
7		UID[63:56]							
8		UID[71:64]							
9		UID[79:72]							

22.3.2 产品型号寄存器

0x00100740~0x0010074F 存储了产品型号的 ASCII 码。如产品型号不足 16 字节，则以 0x00 进行填充。
例：484333324C3032314338504100000000 所代表的产品型号为 HC32L021C8PA。

22.3.3 FLASH 容量寄存器

基地址：0x00100760

Offset	Bit Position																															
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset																																
Name	FLASHSIZE																															
Access	RO																															

位/位域	标记	位名	功能描述	读写
31:0	FLASHSIZE	产品内置 Flash 的容量	以 Byte 为单位 0x00010000 代表 Flash 容量为 64K Byte	RO

22.3.4 RAM 容量寄存器

基地址：0x00100764

Offset	Bit Position																															
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset																																
Name	RAMSIZE																															
Access	RO																															

位/位域	标记	位名	功能描述	读写
31:0	RAMSIZE	产品内置 RAM 的容量	以 Byte 为单位 0x00001800 代表 RAM 容量为 6K Byte	RO

22.3.5 管脚数量/Flash 扇区 Size 配置寄存器

基地址：0x00100768

Offset	Bit Position																															
-	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	-																															
Name	PINCOUNT																FLASHSECTORSIZE															
Access	RO																RO															

位/位域	标记	位名	功能描述	读写
31:16	PINCOUNT	产品管脚的数量	以只为单位 0x0014 代表产品管脚数量为 20	RO
15:0	FLASHSECTOR RSIZE	Flash 扇区 Size	以 Byte 为单位 0x0200 代表 512Byte	RO

23 SysTick 定时器

23.1 简介

OS 要想支持多任务，就需要周期执行上下文切换，这样就需要有定时器之类的硬件资源打断程序执行。当定时器中断产生时，处理器就会在异常处理中进行 OS 任务调度，同时还会进行 OS 维护的工作。Cortex-M0+ 处理器中有一个称为 SysTick 的简单定时器，用于产生周期性的中断请求。

SysTick 为 24 位的定时器，并且向下计数。定时器的计数减到 0 后，就会重新装载一个可编程的数值，并且同时产生 SysTick 异常（异常编号为 15），该异常事件会引起 SysTick 异常处理的执行，这个过程是 OS 的一部分。

对于不需要 OS 的系统，SysTick 定时器也可以用作其他用途，比如定时、计时或者为需要周期执行的任务提供中断源。SysTick 异常的产生是可控的，如果异常被禁止，仍然可以用轮询的方法使用 SysTick 定时器，比如检查当前的计数值或者轮询计数标志。

23.2 操作示例

23.2.1 设置 SysTick

背景信息

由于 SysTick 定时器的重载值和当前值在复位时都是未定义的，为了防止产生异常结果，对 SysTick 的配置需要遵循一定的流程。

操作步骤

- 步骤 1. 配置 SysTick->CTRL.ENABLE 为 0，禁止 SysTick。
 - 步骤 2. 配置 SysTick->CTRL.CLKSOURCE，选择 SysTick 的时钟源。
 - 步骤 3. 配置 SysTick->LOAD，选择 SysTick 的溢出周期。
 - 步骤 4. 向 SysTick->VAL 写入任意值，清零 SysTick->VAL 及 SysTick->CTRL.COUNTFLAG。
 - 步骤 5. 配置 SysTick->CTRL.TICKINT 为 1，使能 SysTick 中断。
 - 步骤 6. 配置 SysTick->CTRL.ENABLE 为 1，使能 SysTick。
 - 步骤 7. 在中断服务程序中读取 SysTick->CTRL 以清除溢出标志。
- Systick 溢出周期为 SysTick->LOAD+1，配置示例如下：

时钟源	SysTick->LOAD	溢出周期
HCLK 4MHz	3999	1ms
XTL 32.768kHz	327	10.01ms

23.3 寄存器

23.3.1 寄存器总表

基地址：0xE000E010

表 23-2 SysTick 定时器寄存器偏移地址

偏移地址	寄存器	CMSIS 符号	描述
0x00	SYS_CSR	SysTick->CTRL	SysTick 控制和状态寄存器
0x04	SYS_RVR	SysTick->LOAD	SysTick 重装载寄存器
0x08	SYS_CVR	SysTick->VAL	SysTick 当前值寄存器
0x0C	SYS_CALIR	SysTick->CALIB	SysTick 校准值寄存器

23.3.2 SysTick 控制和状态寄存器 (CTRL)

Offset	Bit Position																																			
0x00	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
Reset	0x00000000																																			
Name	Reserved																COUNTFLAG	Reserved																CLKSOURCE	TICKINT	ENABLE
Access																	RO																	RW	RW	RW

位/位域	标记	位名	功能描述	读写
31:17	Reserved	保留	-	-
16	COUNTFLAG	SysTick 定时器溢出标志	读该寄存器可清除 COUNTFLAG 标志 ● 0b0: SysTick 定时器未发生溢出 ● 0b1: SysTick 定时器发生下溢出	RO
15:3	Reserved	保留	-	-
2	CLKSOURCE	SysTick 时钟源选择	无参考时钟, 始终以系统时钟作为 SysTick 时钟	RW
1	TICKINT	SysTick 中断使能	● 0b0: 禁止 ● 0b1: 使能	RW
0	ENABLE	SysTick 定时器使能	● 0b0: 禁止 ● 0b1: 使能	RW

23.3.3 SysTick 重载寄存器 (LOAD)

Offset	Bit Position																															
0x04	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0xFFFFFFFF																															
Name	Reserved									RW RELOAD																						
Access																																

位/位域	标记	位名	功能描述	读写
31:24	Reserved	保留	-	-
23:0	RELOAD	SysTick 定时器重载值	-	RW

23.3.4 SysTick 当前值寄存器 (VAL)

Offset	Bit Position																															
0x08	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0xFFFFFFFF																															
Name	Reserved								CURRENT																							
Access									RW																							

位/位域	标记	位名	功能描述	读写
31:24	Reserved	保留	-	-
23:0	CURRENT	SysTick 定时器的当前计数值	读寄存器获取 SysTick 定时器的当前计数值 写任意值到寄存器将会清零该寄存器及 COUNTFLAG	RW

23.3.5 SysTick 校准值寄存器 (CALIB)

Offset	Bit Position																															
0x0C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reset	0xFFFFFFFF																															
Name	RO	NOREF	SKEW	Reserved								TENMS																				
Access		RO																														

位/位域	标记	位名	功能描述	读写
31	NOREF	SysTick 当前计数时钟标志	● 0b0: Reserved ● 0b1: 当前计数时钟为内核时钟	RO
30	SKEW	TENMS 精度指示	● 0b0: TENMS 值代表精确的 10ms ● 0b1: TENMS 值代表粗略的 10ms	RO
29:24	Reserved	保留	-	-
23:0	TENMS	10 毫秒校准值	-	RO

A 术语表

术语	全称	说明
Byte	-	字节，8 位数据
Half Word	-	半字，16 位数据
Word	-	字，32 位数据
Double Word	-	双字，64 位数据
IAP	-	指可以在用户程序运行期间对微控制器的 Flash 进行重新编程（在应用中编程）
ICP	-	指可以在器件安装于用户应用电路板上时使用 JTAG 协议、SWD 协议或自举程序对微控制器的 Flash 进行编程（在线编程）
AHB	Advanced High-performance Bus	高级高性能总线
APB	Advanced Peripheral Bus	低速外设总线
DMA	Direct Memory Access	直接存储器访问
TIM/TMR	-	定时器